PCB 서멀 릴리프 패드 설계: 스포크 폭·간격과 적용 기준

최초 게시일 Sep 03, 2026, 업데이트 되였습니다. Sep 03, 2026

1 분

핵심 요약

전원 플레인은 낮은 임피던스로 DC 전원을 분배하고 인접 신호의 기준 구조에 참여합니다.
분할 플레인 경계를 지나는 고속 신호는 리턴 경로 단절로 EMI와 신호 왜곡을 일으킬 수 있습니다.
디커플링 커패시터는 IC 전원 핀 가까이에 배치하고 전류 루프를 최소화해야 합니다.
동박 두께와 열 관리는 연속 전류, 허용 온도 상승 및 제조 조건을 기준으로 정합니다.

잘 설계된 PCB 전원 플레인은 능동 부품에 DC 전압을 분배하고 빠른 부하 변화에도 안정적인 전원 공급망(PDN)을 구성합니다. 인접한 연속 그라운드 플레인은 고속 신호에 낮은 인덕턴스 리턴 경로를 제공합니다. 구리 포어, 적층 간 커패시턴스, 분할 플레인과 비아 배치를 함께 계획해야 전압 강하와 전원 노이즈를 줄일 수 있습니다.

현대 PCB에서 전원 플레인의 역할

DC 전원 분배와 신호 리턴 경로

전용 전원 플레인은 좁은 전원 트레이스 대신 넓은 구리 영역으로 전원을 분배합니다. 전원 플레인과 인접한 연속 그라운드 플레인은 낮은 인덕턴스 전류 루프를 형성합니다. 고주파 리턴 전류는 일반적으로 가장 가까운 연속 기준면에서 신호 트레이스와 겹치는 경로를 따릅니다. 자세한 내용은 PCB 리턴 패스 가이드를 참고하십시오.

대표적인 4층 구조는 Signal–Ground–Power–Signal이며, 6층 구조의 한 예는 Signal–Ground–Signal–Signal–Power–Ground입니다. 최적의 배열은 인터페이스, 임피던스, 전원 도메인과 보드 두께에 따라 달라집니다.

연속 플레인이 임피던스와 전압 강하를 줄이는 원리

넓은 플레인은 좁은 트레이스보다 DC 저항과 루프 인덕턴스가 낮아 과도 전류가 흐를 때 전원 핀의 전압 변동을 줄이는 데 도움이 됩니다. 전원·그라운드 사이의 면적이 넓고 유전체 간격이 좁으면 플레인 간 커패시턴스가 증가합니다.

설계 특성	좁은 전원 트레이스	연속 전원 플레인
DC 저항	상대적으로 높음	상대적으로 낮음
루프 인덕턴스	큰 루프에서 증가	인접 리턴면과 함께 감소
기생 커패시턴스	작음	면적과 유전체 간격에 따라 증가
열 분산	국부적	넓은 영역으로 분산 가능
차폐 효과	제한적	연속 기준면은 내부 신호 차폐에 도움

원문의 mΩ, nH, pF/in² 값은 형상과 주파수 조건이 없는 대표 범위이므로 보편적인 보장값으로 사용하지 않았습니다. 실제 PDN은 필드 솔버, 회로 모델 또는 측정으로 검증해야 합니다.

전원 플레인 설계와 분할 순서

연속 플레인과 분할 플레인

분할 전원 플레인은 한 레이어에 3.3 V, 1.8 V, 1.2 V 같은 여러 전압 영역을 배치할 수 있지만 신호 기준면을 끊지 않도록 주의해야 합니다.

고속 신호가 분할 경계를 지나면 리턴 전류가 트레이스 바로 아래를 따라갈 수 없어 경계를 우회합니다. 루프 면적이 커지면서 EMI, 크로스토크와 신호 왜곡이 증가할 수 있습니다. 가능하면 고속 신호에는 연속 그라운드 플레인을 기준면으로 제공하십시오.

분할 경계에서 크로스토크 줄이기

영역 간 간격: 원문은 인접 전원 영역 사이에 10~20 mil(0.25~0.50 mm)을 제시합니다. 실제 최소 간격은 전압 차이, 오염도, 재료와 제조 규칙에 따라 정해야 합니다.
20-H 경험칙: 전원 플레인 가장자리를 그라운드 플레인보다 층간 유전체 두께 H의 20배만큼 안쪽에 두는 방식입니다. EMI 개선 효과는 적층과 주파수에 따라 달라지므로 절대 규칙이 아니라 검토 가능한 경험칙으로 사용하십시오.
신호 교차 방지: 고속 신호를 기준면의 분할 위로 배선하지 않습니다. 불가피하면 리턴 경로를 별도로 설계하고 시뮬레이션·측정으로 확인합니다. 단순히 10 nF 커패시터 하나를 추가하는 것만으로 모든 주파수에서 문제가 해결되지는 않습니다.

디커플링 커패시터와 루프 최소화

디커플링 커패시터는 빠른 스위칭 순간에 국부 전하를 공급합니다. IC 전원 핀 가까이에 배치하고 패드 옆 비아로 전원 및 그라운드 플레인에 짧고 넓게 연결해야 합니다.

필요한 경우 0402 또는 0201 MLCC를 IC 전원 핀 가까이에 배치합니다.
커패시터 패드 옆에 비아를 두거나 제조 공정이 허용하면 via-in-pad를 검토합니다.
인접한 전원·그라운드 플레인의 간격을 줄이면 C=εA/d 관계에 따라 분산 커패시턴스가 증가합니다. 효과가 나타나는 주파수는 적층과 연결 인덕턴스에 따라 달라집니다.

전류와 열 설계

고전류 전원 경로의 동박 두께

필요한 동박 두께는 최대 연속 전류, 허용 온도 상승, 도체 폭과 내·외층 위치에 따라 정합니다. IPC-2152의 방법 또는 제조사 계산 도구를 사용하고 비아, 커넥터와 좁은 넥까지 전체 경로를 검토해야 합니다.

동박 중량	공칭 두께	원문 예시: 100 mil 폭·10°C 상승	대표 용도
0.5 oz/ft²	15~18 μm	약 2.5 A	저전력 로직, 내부 신호층
1 oz/ft²	35 μm	약 4.5 A	일반 다층 전원 분배
2 oz/ft²	70 μm	약 7.5 A	모터 드라이버와 고전류 경로
3 oz/ft²	105 μm	약 11 A	후동 PCB와 산업용 전원

전류 값은 원문 조건의 근사 예시이며 도체 길이, 내·외층, 주변 동박, 보드 온도와 냉각 조건에 따라 크게 달라집니다. 최종값으로 사용하지 마십시오.

서멀 릴리프와 비아 안티패드

넓은 플레인은 납땜 중 부품 핀의 열을 빼앗을 수 있어 저전류 패드에 서멀 릴리프를 적용할 수 있습니다. 반대로 고전류와 방열 패드는 스포크가 병목이 되지 않도록 직접 연결을 검토합니다.

내부 전원 플레인을 통과하는 고밀도 비아의 안티패드가 겹치면 연속된 슬롯처럼 되어 유효 구리 폭이 줄어듭니다. 비아 피치와 안티패드 사이에 충분한 구리 넥을 남겨 전류 용량과 플레인 연속성을 유지하십시오.

스택업과 제조 조건 확인

전원 플레인 설계를 실제 PCB로 구현하려면 유전체 두께와 동박 공차가 일정해야 합니다. 다층 PCB 스택업 가이드에서 신호·전원·그라운드 레이어 배열을 확인할 수 있습니다. 원문은 JLCPCB가 2~32층과 0.1 mm 수준의 일부 층간 유전체 옵션을 지원한다고 설명하지만, 선택 가능한 구조는 주문 조건에 따라 달라지므로 현재 견적 화면을 기준으로 확인하십시오.

후동과 DFM

원문은 내부층 최대 2 oz, 외층 최대 3 oz, 일부 표준 다층 구조에서 최소 3.5/3.5 mil을 예로 듭니다. 이는 모든 레이어 수와 동박 조합에 적용되는 보장값이 아닙니다. 현재 PCB 제조 능력에서 동박, 선폭·간격과 적층 조건을 확인하고, DFM으로 좁은 구리 조각, 미접속 플레인 섬과 비아 안티패드 충돌을 검사하십시오.

PCB 전원 플레인 FAQ

20-H 규칙이란 무엇인가요?

전원 플레인을 그라운드 플레인 가장자리보다 20H만큼 안쪽에 두는 경험칙입니다. 실제 EMI 효과는 적층과 주파수에 따라 달라지므로 시뮬레이션 또는 측정으로 검증해야 합니다.

전원 플레인의 동박 두께는 어떻게 정하나요?

최대 연속 전류, 허용 온도 상승, 도체 폭, 길이와 내·외층 위치를 기준으로 IPC-2152 또는 검증된 계산 도구를 사용합니다.

디커플링 커패시터가 왜 중요한가요?

빠른 스위칭 순간에 국부 전하를 공급하고 IC 전원 핀의 전압 변동을 줄입니다. 배치 거리와 전류 루프 인덕턴스가 성능을 좌우합니다.

분할 전원 플레인 사이의 최소 간격은?

원문 예시는 0.25~0.50 mm이지만 실제 값은 전압, 절연 요구, 제조 규칙과 노이즈 조건에 따라 결정합니다.

복잡한 전원 플레인 주문 전 무엇을 확인해야 하나요?

레이어 수, 적층, 동박 두께, 최소 선폭·간격, 비아 안티패드와 DFM 결과를 현재 제조 능력표와 대조해야 합니다.

결론

PCB 전원 플레인은 낮은 임피던스 전원 분배, 리턴 경로, 열 분산과 EMI 성능에 영향을 줍니다. 연속 기준면을 유지하고 분할 경계 위의 고속 신호를 피하며, 디커플링 루프와 동박 전류 용량을 계산하십시오. 경험값은 초기 설계에만 사용하고 최종 적층과 제조 공차를 기준으로 시뮬레이션, DFM과 측정을 수행해야 합니다.

지금 PCB 견적 받기 >>

지속적인 성장