고속 PCB 우수성을 위한 마이크로스트립 라인 설계 기법

PCB의 외부 레이어에 고속 신호를 라우팅하면서 선택한 트레이스의 형상이 멀티 기가비트 데이터 레이트에서 실제로 작동할지 궁금해 본 적이 있으신가요? 분명 혼자만이 아닙니다. PCB 설계에서 가장 일반적으로 사용되는 전송 선로 구조는 마이크로스트립 라인이지만, 이 라인은 형상, 재료, 제조 공차에 매우 민감합니다. 깨끗한 아이 다이어그램과 신호 무결성 악몽의 차이는 마이크로스트립 라인 설계가 올바르게 이루어졌는지에 달려 있습니다. 2.4GHz RF 프론트엔드를 설계하든, PCIe Gen4 인터페이스든, 고속 ADC 데이터 패스든 마이크로스트립 라인은 핵심 도구입니다.

외부 레이어에서 접근이 가능하다는 점이 대부분의 설계자가 기본으로 선택하는 이유이지만, 방사, 손실, 환경 민감성에 있어 신중한 공학적 검토가 필요한 트레이드오프가 있습니다. 물리학은 다소 복잡하지만 핵심은 전기장 분포의 균형을 맞추고 실제 보드의 기생 요소에 대한 신호 내구성을 극대화하는 것입니다. 이제 기본적인 전자기 물리학과 라우팅 이론부터 생산 공차, 임피던스 제어 보드가 시뮬레이션대로 실제로 작동하도록 보장하는 제조 파트너십까지, 마이크로스트립 라인 설계의 모든 세부 사항을 살펴보겠습니다. 시작해 보겠습니다.

마이크로스트립 라인과 고주파 PCB에서의 역할 이해

마이크로스트립 라인이란 무엇이며 어떻게 작동하나요

마이크로스트립 라인은 PCB 외부 섹션에 있는 도전성 재료의 트레이스입니다. 이 유전체 재료가 연속 접지 평면이 있는 다음 레이어와 분리시킵니다. 마이크로스트립은 완전히 밀폐된 구조와 달리 혼합 유전체 환경에 놓여 있습니다. 트레이스는 EM 필드의 일부를 트레이스 아래의 기판을 통해, 나머지는 공기 또는 위에 코팅된 것을 통해 전달합니다. 이 환경이 마이크로스트립을 특별하게 만드는 동시에 편리하고 까다롭게 만드는 요인입니다.

전기적 동작을 특성화하는 중요한 파라미터들:

• 특성 임피던스(Z0): 보드의 Z0는 트레이스 폭, 유전체 높이, 유전율, 구리 두께 등 몇 가지 요소로 결정됩니다. 대부분의 교재와 프로젝트에서 단일 종단의 경우 50옴, 차동 쌍의 경우 약 90옴 또는 100옴을 목표로 합니다.
• 유효 유전율(Dk eff): 유효 Dk는 기판 Dk와 공기(공기 Dk = 1)의 가중 평균으로, 항상 원시 기판 Dk보다 약간 낮습니다. Dk가 약 4.2~4.5인 일반적인 FR4 보드에서 마이크로스트립의 유효 Dk는 약 3.0~3.5입니다.
• 전파 지연: FR4의 마이크로스트립에서 약 5.3~6.0ps/mm로, 유효 Dk가 낮기 때문에 스트립라인보다 빠릅니다.
• 감쇠: 주파수가 높아질수록 증가하는 단위 길이당 총 손실입니다.

마이크로스트립 대 스트립라인: 주요 차이점 및 선택 기준

고속 PCB 스택업을 구성할 때 처음에 내려야 할 가장 중요한 선택 중 하나는 마이크로스트립 또는 스트립라인을 사용하는 것입니다. 본질적으로 둘 다 임피던스 제어 전송 선로이지만 구조가 다르고 동작도 완전히 다릅니다.

파라미터	마이크로스트립	스트립라인
위치	외부 레이어 (상단 또는 하단)	내부 레이어 (평면 사이에 매립)
유전체 환경	혼합 (공기 + 기판)	균질 (기판에 완전히 밀폐)
EMI 방사	높음 (공기에 노출)	낮음 (접지 평면으로 차폐)
차폐	추가 조치 필요	본질적으로 차폐됨
전파 지연	~5.3-6.0ps/mm (FR4)	~6.5-7.0ps/mm (FR4)
삽입 손실	보통	동일 Dk/Df에서 약간 낮음
라우팅 접근성	쉬움 (외부 레이어 프로빙, 수정 가능)	어려움 (매립되어 직접 접근 불가)
부품 연결	직접 (표면 실장 패드)	표면 도달을 위한 비아 필요
일반적인 사용 사례	RF 회로, 디버그 친화적 신호, 중간 주파수	고속 디지털 버스, 노이즈에 민감한 신호, 고밀도 설계

5~6GHz 미만의 주파수에서는 마이크로스트립이 라우팅이 편리하고 테스트가 간단하며 SMD에 직접 연결되어 선호됩니다. 하지만 10GHz 이상에서는 마이크로스트립이 매력을 잃게 되고 방사 손실이 증가하며 환경 요소에 민감해집니다. 그러면 중요 신호들은 대부분 균일한 유전체가 더 예측 가능한 매립된 스트립라인으로 이동합니다.

마이크로스트립 라인의 중요 설계 파라미터

임피던스 계산 및 선로 폭 결정

마이크로스트립 라인의 특성 임피던스는 네 가지 주요 형상 및 재료 파라미터에 따라 달라집니다:

1. 트레이스 폭(W): 넓은 트레이스는 임피던스가 낮습니다. 설계자가 조정하는 주요 변수입니다.
2. 유전체 높이(H): 트레이스와 기준 평면 사이의 거리입니다. 얇은 유전체는 동일한 임피던스를 위해 더 좁은 트레이스를 요구합니다.
3. 유전율(Dk): 높은 Dk는 주어진 형상에서 임피던스를 감소시킵니다. FR4는 수지 함량과 주파수에 따라 일반적으로 4.2~4.7 범위입니다.
4. 구리 두께(T): 두꺼운 구리는 도전성 단면을 효과적으로 넓혀 임피던스를 약간 감소시킵니다.

유효 유전율과 손실 탄젠트 고려사항

마이크로스트립 라인의 유효 유전율은 항상 기판 Dk와 1(공기) 사이에 위치합니다. 일반적인 FR4 보드(Dk 약 4.4)에서 유효 Dk는 유전체 높이에 대한 트레이스 폭에 따라 주파수 범위에서 3.2~3.5 정도로 나타납니다. 유전체 높이보다 넓은 트레이스는 더 많은 전기장이 기판 내에 위치하게 하여 유효 Dk를 전체 기판 값 쪽으로 이동시킵니다. 좁은 트레이스는 많은 전기장이 공기 중으로 퍼지게 하여 유효 Dk가 공기 값 쪽으로 감소합니다.

이것은 두 가지 면에서 중요합니다. 첫째, 전파 지연이 유효 Dk에 따라 달라지므로 차동 쌍이나 병렬 버스의 길이 매칭 시 기판 Dk가 아닌 유효 Dk를 사용해야 합니다. 둘째, 유효 Dk는 주파수에 따라 달라집니다. 주파수가 증가할수록 필드가 기판에서 좁아지고 유효 Dk가 약간 증가하며 전파 속도가 감소합니다. 이러한 분산은 매우 고속 디지털 연결에서 심볼 간 간섭에 기여할 수 있습니다.

약 1~2GHz 이상에서의 재료 손실은 재료의 손실 탄젠트(Df)로 인한 유전체 손실이 지배합니다. 삽입의 유전체 손실은 주파수와 Df에 비례합니다. 또한 구리의 거칠기는 도체 표면의 전류 경로 길이를 효과적으로 늘려 손실에 기여합니다.

주파수별 실용적인 재료 선택 가이드:

주파수 범위	권장 재료	일반적인 Dk	일반적인 Df	참고
1GHz 미만	표준 FR4	4.2-4.7	0.017-0.025	비용 효율적, 광범위하게 사용 가능
1-6GHz	중급 FR4 / Megtron 4	3.8-4.4	0.008-0.015	더 나은 손실 제어, 중간 비용
6-15GHz	Rogers RO4003C / RO4350B	3.38-3.48	0.0027-0.0037	저손실, 안정적인 Dk, FR4 라인에서 처리 가능
15GHz 초과	Rogers RT/duroid 5880 / PTFE	2.2-2.5	0.0009-0.002	초저손실, 특수 처리 필요

신뢰할 수 있는 마이크로스트립 성능을 위한 실용적인 설계 기법

라우팅 가이드라인, 굴절 최적화, 접지 평면 전략

단면을 올바르게 설정하는 것은 절반의 전투에 불과합니다. 보드 전체에서 마이크로스트립을 라우팅하는 방법도 똑같이 중요합니다. 신호 무결성을 유지하기 위한 필수 라우팅 규칙들입니다:

1. 연속적인 기준 평면 유지: 마이크로스트립 아래의 접지 평면은 전체 신호 경로를 따라 끊기지 않아야 합니다. 기준 평면의 슬롯, 분할 또는 공극은 리턴 전류를 우회하게 하여 방사하고 노이즈를 집어 들이는 루프 안테나를 만듭니다.
2. 제어된 굴절 사용: 직각(90도) 굴절은 코너에서 유효 트레이스 폭이 증가하기 때문에 국소적인 임피던스 불연속을 만듭니다. 이는 1~2GHz 이상에서 중요해지는 반사를 일으킵니다.
3. 불필요한 넥다운 피하기: 더 넓은 트레이스에서 더 좁은 것으로 전환했다가 다시 돌아오면 임피던스 범프가 생깁니다. BGA 이스케이프나 빡빡한 라우팅 채널을 위해 넥다운이 필요하다면 좁은 섹션을 최대한 짧게 유지하세요.
4. 일관된 트레이스 폭 유지: 경로를 따라 폭이 변하면 임피던스가 변합니다. EDA 도구의 임피던스 제어 라우팅 모드를 사용하여 트레이스 폭을 고정하세요.

비아 배치 및 크로스토크 완화

마이크로스트립 신호가 비아를 통과하는 경우, 리턴 전류도 레이어를 전환해야 합니다. 닫힌 리턴 경로가 없으면 리턴 전류가 우회하여 전류 루프가 형성되고 방사하여 신호 품질을 왜곡합니다. 해결책은 간단합니다: 모든 신호 비아에 인접하여 20~30밀(0.5~0.75mm) 이내에 접지 비아를 항상 추가하세요.

또 다른 큰 문제는 비아 스텁으로, 특히 고주파에서 중요합니다. 신호 비아가 전체 보드를 통과하지만 두 레이어만 연결하는 경우, 배럴의 나머지 부분은 개방 스텁입니다. 스텁은 공진에서 4분의 1파장 노치를 형성합니다. 약 50밀 길이의 스텁이 있는 62밀(1.6mm) 보드에서 첫 번째 공진이 약 15~18GHz에서 나타납니다. 10Gbps 이상(또는 25G 이더넷)에서는 해당 스텁을 제거하기 위해 백드릴링이나 블라인드/매립 비아가 필요합니다. 인접한 마이크로스트립 라인의 간섭은 거리, 결합 길이, 유전체 형상에 따라 달라집니다. 실용적인 가이드라인은 다음과 같습니다:

• 최소 3W 간격 유지 (중심에서 중심까지 트레이스 폭의 세 배): 관련 없는 신호 사이. 이는 일반적으로 크로스토크를 -40dB 이하로 줄입니다.
• 접지 펜싱 사용: 매우 민감한 신호의 경우 공격자 라인과 피해 라인 사이에 접지된 가드 트레이스를 라우팅하고 가드 트레이스를 따라 4분의 1파장마다 접지 비아를 배치하세요.
• 병렬 라우팅 길이 최소화: 크로스토크는 결합 길이에 걸쳐 누적됩니다. 라우팅을 엇갈리게 하거나 레이어를 변경하여 병렬 노출을 줄이세요.
• 차동 라우팅: 긴밀하게 결합된 차동 쌍은 인접 공격자의 크로스토크를 포함한 공통 모드 노이즈를 본질적으로 거부합니다.

고주파 마이크로스트립 라인의 제조 고려사항

에칭 정확도, 구리 프로파일 제어, 표면 처리 선택

시뮬레이션은 완벽한 직사각형 트레이스 단면을 가정하지만, 실제 공장에서는 화학 에칭으로 인해 사다리꼴 형태가 됩니다. 트레이스는 구리와 유전체가 만나는 하단에서 더 넓고 상단에서 더 좁습니다. 이 언더컷 에칭은 유효 폭을 실제로 감소시키고 임피던스를 더 높게 만듭니다. 에칭 공차는 일반적으로 외부 레이어의 표준 1온스(35μm) 구리에서 약 ±0.5~1.0밀입니다. 반온스 구리는 더 깨끗한 프로파일과 더 타이트한 공차를 제공하며, 이것이 많은 고속 설계에서 신호 레이어에 0.5온스 구리를 사용하게 된 이유입니다. 2온스 이상에서는 사다리꼴 형태가 더욱 두드러지고 임피던스 예측이 어려워집니다.

사람들이 쉽게 간과하는 또 다른 손실 원인은 구리 거칠기입니다. FR4 보드는 표준 전착 구리 박막을 사용하며 표면 거칠기(Rz)가 약 5~10μm입니다. 3~5GHz 이상의 주파수에서 구리의 표피 두께가 1~2mm 이하로 떨어지므로 현재 전류는 표면 텍스처에 강하게 영향을 받는 회로 부분에서 흐릅니다. 매끄러운 표면 근사치의 도체 손실은 거친 구리를 사용할 때 실제로 10~30% 증가할 수 있습니다.

표면 처리 선택도 고주파 성능에 영향을 미칩니다:

표면 처리	RF/고속 영향	조립 호환성	비용
ENIG (무전해 니켈 침지 금)	니켈 레이어로 5GHz 이상에서 추가 손실 (~0.5-1dB/인치)	미세 피치에 우수	보통
OSP (유기 솔더 보존제)	추가 손실 최소	양호, 유통 기한 제한	낮음
침지 은	추가 손실 매우 낮음	양호, 변색에 민감	보통
침지 주석	낮은 추가 손실	양호, 리플로우 사이클 제한	낮음-보통
HASL (핫 에어 솔더 레벨링)	미세 피치 표면 평탄도 문제; 보통 손실	표준 피치에 우수	낮음
하드 금 (금 핑거)	엣지 커넥터에만 적합	SMT 패드에 해당 없음	높음

일관된 임피던스를 위한 엄격한 공차 제어

하나의 프로토타입 보드에서 목표 임피던스를 달성하는 것은 비교적 간단합니다. 수백 또는 수천 개의 보드에 걸쳐 로트별로 일관되게 임피던스를 재현하려면 엄격한 공정 제어가 필요합니다. 주요 제조 제어 사항들:

1. 고정된 스택업 정의: 제조업체와 함께 스택업을 고정하세요. 정확한 프리프레그 유형(예: 1080, 2116, 7628), 수지 함량, 적층 파라미터를 지정하세요. 공칭 두께가 동일하더라도 하나의 프리프레그 스타일을 다른 것으로 대체하는 등의 스택업 변경은 임피던스를 바꿀 수 있습니다.
2. 임피던스 테스트 쿠폰: 양산 패널에 임피던스 테스트 쿠폰을 포함하세요. 이는 임피던스 제어 넷과 동일한 형상으로 만들어진 희생 트레이스로, 보드가 출하되기 전에 TDR(시간 영역 반사 측정)로 임피던스를 검증합니다.
3. 정의된 공차 범위: 표준 임피던스 제어 공차는 ±10%입니다. ±7% 또는 ±5%의 더 엄격한 공차도 가능한 제조업체에서 제공하지만 더 많은 공정 제어가 필요하고 비용이 증가할 수 있습니다.

이러한 제어들은 임피던스 제어 공차를 포함하여 리지드 PCB의 자격 및 성능 요구 사항을 정의하는 IPC-6012 클래스 2 및 클래스 3 사양에 공식적으로 포착됩니다.

고속 마이크로스트립 PCB를 제공하는 JLCPCB의 전문성

정밀 임피던스와 저손실을 위한 고급 제조

임피던스 제어 마이크로스트립 PCB의 경우 JLCPCB는 표준 및 고주파 설계에 사용할 수 있는 완전한 임피던스 제어 서비스를 제공합니다. 그들의 온라인 임피던스 계산기는 주문 시스템과 직접 통합되어 있어 실제 양산 스택업 중 하나를 선택하고 단일 종단 마이크로스트립, 차동 마이크로스트립, 단일 종단 스트립라인, 차동 스트립라인 구성의 임피던스를 계산할 수 있습니다.

주요 기능 하이라이트:

• 임피던스 공차: 표준 ±10%, 고급 설계 시 요청 가능한 더 엄격한 공차 지원.
• 레이어 지원: 4층에서 14층 이상의 스택업까지 임피던스 제어 가능.
• 재료 옵션: 표준 FR4(Tg 150~170°C), 중간 손실 라미네이트, 까다로운 RF 응용을 위한 Rogers 고주파 재료.
• 구리 무게: 신호 레이어에 0.5온스~2온스로, 임피던스에 민감한 설계의 정밀 라인 라우팅이 가능합니다.

프로토타입에서 대량 생산까지 신뢰할 수 있는 생산

고속 PCB 제조의 가장 큰 골칫거리는 소수의 프로토타입(5~10개 보드)에서 본격적인 양산(수백 또는 수천 개)으로 확장할 때 보드가 동일하게 작동하도록 보장하는 것입니다. 프로토타입 단계에서 임피던스 사양을 충족하는 보드는 대량 생산 시에도 동일한 사양을 충족해야 합니다.

JLCPCB는 여러 기반으로 구축된 재현성 프레임워크를 통해 이를 해결합니다:

• 일관된 공정 창: 프로토타입에 사용된 것과 동일한 에칭 화학, 적층 압력, 도금 파라미터가 양산에 적용됩니다. 임피던스를 바꿀 수 있는 "프로토타입 공정" 대 "양산 공정"이 따로 없습니다.
• 동일한 임피던스 제어 가정: 프로토타이핑 중에 설정된 스택업 및 임피던스 계산은 대량 주문으로 이어집니다. Dk에 영향을 미칠 수 있는 라미네이트 공급업체나 프리프레그 유형의 변경은 변경 제어 프로세스를 통해 관리됩니다.
• 변경 제어 알림: 재료 대체가 필요한 경우(예: 특정 프리프레그 스타일의 공급 중단), JLCPCB는 진행 전에 변경 사항과 잠재적인 임피던스 영향을 알립니다.
• 통계적 공정 제어(SPC): 양산 패널의 임피던스 쿠폰 데이터를 통계적으로 추적하여 전체 양산 로트에 걸친 공정 안정성을 실시간으로 모니터링합니다.

자주 묻는 질문(FAQ)