PCB 설계 검증 가이드: ERC·DRC·DFM 점검 순서

PCB 설계 검증이 필요한 이유

PCB 설계 검증은 회로를 제작하기 전에 전기적 연결, 레이아웃의 물리적 조건, 신호 특성과 제조 가능성을 확인하는 작업입니다. 이를 건너뛰면 시제품 제작 후 오류를 발견해 보드를 다시 설계해야 할 수 있습니다.

부품이 작아지고 신호 속도가 높아질수록 패턴 하나의 연결 오류나 누락된 이격 규칙도 성능에 영향을 줄 수 있습니다. 디지털 설계 단계에서 확인할 수 있는 문제는 제조 파일을 제출하기 전에 점검하는 편이 좋습니다.

보드 재제작에는 기판 비용뿐 아니라 계측, 원인 분석과 일정 지연도 포함됩니다. 회로도 검사, 레이아웃 DRC 및 제조사 기준의 DFM 검토를 단계별로 진행하면 이런 위험을 줄일 수 있습니다. 어느 한 단계만으로 동작을 보증하지는 않습니다.

회로도와 논리적 연결 검증

회로도 검증은 실제 배선을 시작하기 전에 연결 관계, 부품 핀 번호, 풋프린트 및 넷리스트를 대조합니다. 논리적 오류를 이때 수정하면 잘못된 연결이 PCB 동박 패턴에 반영되는 일을 막을 수 있습니다.

전기 규칙 검사(ERC): 미연결 핀과 전원 충돌 확인

ERC는 회로도 넷리스트와 핀 유형 규칙을 비교해 부동 입력, 출력 핀 충돌 및 누락된 전원 연결을 표시합니다. 예를 들어 하나의 넷에 두 출력 핀을 직접 연결하거나 고임피던스 입력을 처리하지 않은 경우 검토 대상이 됩니다.

ERC 경고가 반드시 실제 단락을 의미하지는 않지만, 전원과 접지의 의도치 않은 연결처럼 첫 전원 인가 때 부품을 손상시킬 수 있는 문제를 찾는 출발점이 됩니다. 경고는 회로 의도에 따라 검토해야 합니다.

부품 풋프린트 확인: 회로도 핀과 실제 패드 대조

CAD 라이브러리의 2D 랜드 패턴이 실제 SMD 및 스루홀 부품의 크기와 피치에 맞는지 제조사 데이터시트로 확인합니다. 도면상의 기구 치수와 PCB 패드가 다르면 조립 단계에서 문제가 생깁니다.

다이오드, 전해 커패시터 및 SOT-23 트랜지스터처럼 극성이나 핀 배열이 중요한 부품은 회로도 기호의 핀 번호와 실제 패키지의 패드를 수동으로 대조해야 합니다. 번호가 어긋나면 패드가 정확히 제작되어도 부품을 올바르게 연결할 수 없습니다.

배선 전 시뮬레이션과 신호 무결성 검토

고속 데이터 버스와 클록처럼 중요한 넷은 배선 전 신호 무결성(SI) 모델로 검토할 수 있습니다. 종단 임피던스와 전송선 토폴로지를 정해 반사 가능성을 예상합니다.

SPICE 또는 IBIS 모델은 직렬 종단 저항값을 추정하는 데 도움이 됩니다. 다만 시뮬레이션 결과만으로 실제 파형의 링잉과 오버슈트가 없어질 것이라고 단정할 수는 없습니다. 제작 후 측정으로 확인해야 합니다.

PCB 레이아웃과 설계 규칙 검사(DRC)

DRC는 배선 폭, 간격, 비아 및 홀 같은 물리적 형상이 EDA에서 설정한 규칙을 지키는지 검사합니다. 제조사 사양을 올바르게 입력해야 검사 결과가 의미가 있습니다. 신호 무결성과 구조 신뢰성은 DRC 외의 검토도 필요합니다.

배선 폭·간격·비아 크기 규칙 설정

EDA 도구에는 선택한 제조 공정의 최소 배선 폭, 동박 간격, 드릴 크기와 드릴·동박 이격을 층별로 설정합니다. 실제 제조 한계와 충분한 설계 여유를 구분하는 것이 중요합니다.

너무 가는 패턴은 식각 편차에 민감하고, 동박 간격이 지나치게 좁으면 단락 위험이 커질 수 있습니다. 아래 값은 원문의 예시이며 모든 적층·동박 두께에 적용되는 보증 수치가 아닙니다. 현재 주문 사양과 대조하십시오.

다층 PCB의 DRC: 임피던스 제어와 적층 구조

PCIe, USB 3.0 및 DDR처럼 고속 신호를 다룬다면 선택한 코어·프리프레그의 유전율(εr)과 신호층·기준면 사이 두께에 맞춰 배선 규칙을 정합니다. 단순한 최소 폭 검사만으로 목표 임피던스를 확인할 수는 없습니다.

차동 쌍의 폭, 쌍 내부 간격 및 길이 정합을 DRC 규칙으로 관리합니다. 배선 단면과 귀환 경로를 연속적으로 유지하면 임피던스 불연속을 줄이는 데 도움이 됩니다. EMC 적합성은 별도 시험이 필요합니다.

열 설계 검토: 서멀 비아와 방열 경로

스위칭 레귤레이터, MOSFET 및 프로세서 등 발열 부품에는 열이 빠져나갈 경로가 필요합니다. 서멀 비아, 구리 평면과 방열판 주변 공간을 확인합니다.

전력 패드의 서멀 비아가 내부 접지면과 의도대로 연결되는지 검토하고, 웨이브 또는 리플로 조립을 고려한 서멀 릴리프도 확인합니다. 열이 과도하게 빠지면 납땜 불량이 발생할 수 있고, 반대로 방열이 부족하면 부품 온도가 높아집니다.

제조성 설계(DFM): 설계와 생산의 연결

DFM 검토는 CAD의 기본 규칙을 통과했더라도 실제 식각, 드릴 및 조립 과정에서 문제가 될 수 있는 형상을 찾습니다. 문제를 미리 수정하면 제조 문의와 재작업을 줄이는 데 도움이 됩니다.

DFM이 제조사에 중요한 이유

DRC가 설정한 전기·형상 규칙을 확인한다면, DFM은 해당 보드를 실제 생산 라인에서 안정적으로 제작·조립할 수 있는지를 검토합니다. 식각, 기계 드릴, 솔더 마스크 및 납땜의 실제 제약이 여기에 포함됩니다.

제조성이 떨어지는 형상은 수율과 설비 운영에 영향을 줄 수 있습니다. 사전 검토는 수동 수정이나 제조사 질의(EQ)를 줄일 수 있으나 비용·수율 개선을 보장하는 것은 아닙니다.

생산을 지연시킬 수 있는 흔한 DFM 문제

• 애시드 트랩: 원문은 90° 미만의 예각 패턴 사이에 식각액이 남는 위험을 예로 듭니다. 실제 영향은 공정에 따라 달라집니다.
• 가는 동박 조각(sliver): 고립된 좁은 구리 또는 솔더 마스크 조각이 떨어져 결함을 만들 수 있습니다.
• 솔더 마스크 댐 부족: 가까운 SMD 패드 사이의 마스크 다리가 너무 좁으면 리플로 중 솔더 브리징 위험이 높아질 수 있습니다.

제조 파일 생성: Gerber RS-274X/X2와 ODB++

레이아웃 검증을 마쳤다면 Gerber RS-274X, Gerber X2 또는 ODB++ 등 제조사에서 받는 형식으로 내보냅니다. 출력 설정을 잘못하면 층이 빠지거나 드릴 위치가 어긋나고 외곽선이 누락될 수 있습니다.

제출 전에는 독립적인 Gerber 뷰어에서 동박, 맞춤형 패드, 슬롯 및 보드 외곽을 다시 확인합니다. CAD 화면과 실제 출력 파일을 따로 대조하는 단계입니다.

JLCPCB 제조 공정에 검증된 설계 적용하기

JLCPCB의 온라인 제조성 검토와 다층 PCB 제작 옵션을 이용할 수 있습니다. 자동 검사는 제조 가능한 형상을 확인하는 데 도움이 되지만 제품의 기능이나 장기 신뢰성을 보증하지는 않습니다.

온라인 DFM 검사로 파일 확인

JLCDFM은 업로드한 제조 파일을 공정 규칙과 대조하는 도구입니다. 동박, 솔더 마스크, 드릴층, 실크스크린 및 조립 관련 데이터를 검토하고 발견한 문제를 표시합니다.

마스크 댐이나 드릴·동박 이격 등의 경고를 확인한 뒤 CAD 원본을 수정하고 다시 출력해야 합니다. 도구가 모든 전기적 오류를 찾아 주는 것은 아닙니다.

다층 PCB와 마이크로비아의 제조 조건

원문은 JLCPCB가 최대 32층 구조와 임피던스 제어, 일부 마이크로비아 구조를 지원한다고 설명합니다. 적용 가능 층수와 비아 종류는 현재 선택한 제품·공정에서 확인하십시오.

레이저 직접 이미징(LDI), 도금 및 층간 정렬은 미세 패턴과 BGA 팬아웃의 품질에 영향을 줍니다. 목표 임피던스가 있다면 적층 정보와 제조 공차를 함께 제출해야 합니다.

AOI와 전기 검사

자동 광학 검사(AOI)는 식각한 동박을 설계 데이터와 비교해 단락이나 단선을 찾는 데 사용됩니다. 제작 후에는 플라잉 프로브 또는 베드 오브 네일스 방식으로 지정된 넷의 전기적 연속성을 확인할 수 있습니다.

원문은 100% 넷리스트 검사를 언급하지만 실제 검사 범위는 주문과 공정 조건에 따라 확인해야 합니다. 전기 검사가 모든 고저항 결함이나 사용 중 신뢰성을 보증하지는 않습니다.

소재와 인증 정보 확인

원문은 고 Tg FR-4, 알루미늄 코어 및 Rogers 계열 RF 적층재와 ISO 9001 품질 관리, RoHS 관련 정보를 언급합니다. 소재 선택과 적용 인증은 주문 제품 및 최신 공개 문서에서 확인해야 합니다. 특정 소재나 인증의 존재만으로 개별 보드의 장기 성능을 보장할 수는 없습니다.

PCB 설계 검증 FAQ

결론

PCB 설계 검증은 회로도의 ERC, 레이아웃의 DRC, 제조 파일의 DFM 검토를 이어서 수행하는 과정입니다. 각 단계에서 발견한 문제를 CAD 원본에 반영하고 다시 출력해야 재제작 위험을 줄일 수 있습니다.

JLCPCB에 Gerber 파일을 제출하기 전에도 독립 뷰어 검토와 필요한 전기·열·신호 시험 계획은 설계자가 직접 확인해야 합니다. 제조 조건을 검토했다면 한국어 견적 페이지에서 PCB 제작 조건을 확인하세요.