SOIC 패키지란? SOP 차이·치수·PCB 풋프린트 확인법
1 분
- SOIC-8 치수: 핀 수 다음에 무엇을 봐야 하나요?
- SOIC와 SOP·TSSOP·QFN의 차이
- SOIC PCB 풋프린트를 확인하는 순서
- SOIC 리플로우와 방열에서 자주 하는 오해
- SOIC 조립 불량을 줄이는 출고 전 체크리스트
- 자주 묻는 질문
- 참고 자료
SOIC(Small Outline Integrated Circuit)는 본체 양쪽에 갈매기 날개 모양의 걸윙 리드가 있는 표면실장형 IC 패키지입니다. 연산 증폭기, 인터페이스 IC, 메모리, 전원 관련 부품 등에서 볼 수 있으며, 노출된 리드 덕분에 접합부 관찰과 재작업이 비교적 수월한 편입니다.
하지만 “SOIC-8”이라는 이름만으로 PCB 풋프린트를 정하면 안 됩니다. 핀 수가 같아도 본체 폭, 리드 끝 사이 거리, 피치와 노출 패드 유무가 다를 수 있습니다. 이 글에서는 SOIC와 SOP·TSSOP의 차이, 치수 읽는 법, PCB 및 SMT 조립 체크리스트를 정리합니다.
바로 보기: 치수 확인 · SOP·TSSOP 비교 · 풋프린트 설계 · 조립·방열
SOIC-8 치수: 핀 수 다음에 무엇을 봐야 하나요?
SOIC-8의 8은 리드 수를 나타내지만, 패키지 전체 치수까지 고정해 주지는 않습니다. 많은 SOIC 제품에서 1.27 mm 리드 피치를 볼 수 있고, 본체 폭이 약 3.9 mm인 좁은 형식이나 약 7.5 mm인 넓은 형식도 있습니다. 이 값은 대표적인 예이지 모든 SOIC에 적용하는 규칙이 아닙니다.
| 확인 항목 | 의미 | 풋프린트와의 관계 |
|---|---|---|
| 리드 피치 | 인접 리드 중심 사이 거리 | 같은 쪽 패드의 간격을 결정 |
| 본체 폭 | 플라스틱 몸체의 폭 | 실장 외형과 주변 간섭 검토 |
| 리드 끝 간 거리 | 양쪽 리드 끝을 포함한 전체 폭 | 두 패드 열의 위치와 길이 검토 |
| 리드 폭·길이 | 실제 납땜 접합에 참여하는 부분 | 패드 크기와 접합부 여유 검토 |
| 높이·스탠드오프 | 전체 높이와 본체 하부의 이격 | 기구 간섭과 조립 조건 검토 |
| 노출 패드 유무 | 패키지 하부의 추가 금속 패드 | 추가 랜드·페이스트·열 경로 검토 |
제조사마다 치수 기호가 다를 수 있으므로 D, E, e 같은 문자만 외우기보다 도면의 치수선을 읽어야 합니다. 본체 폭을 리드 끝 사이 거리로 오해하는 실수도 흔합니다. 부품의 정확한 주문 코드와 패키지 코드에 대응하는 도면을 선택하세요.
SOIC와 SOP·TSSOP·QFN의 차이
| 패키지 | 외형·연결 특징 | 선택 시 주의점 |
|---|---|---|
| SOIC / SOP | 양쪽 리드를 갖는 소형 표면실장 패키지 계열 | 명칭이 겹치거나 다르게 쓰임. 같은 핀 수라도 도면 비교 필수 |
| TSSOP | 얇은 본체와 작은 리드 피치의 제품이 흔함 | 더 미세한 패드·솔더 마스크·인쇄 조건 검토 |
| QFN | 본체 외곽 하부에 단자가 위치하는 리드리스 구조 | 하부 접합과 노출 패드 조건, 검사·재작업 계획 확인 |
| DIP | 보통 두 줄의 리드를 구멍에 삽입해 실장 | 홀과 리드 간격, 보드 면적과 실장 공정이 다름 |
SOIC와 SOP를 이름만으로 완전히 다른 규격이라고 구분하거나 동일 풋프린트라고 단정하는 것은 모두 위험합니다. 또한 QFN이 언제나 더 차갑거나 SOIC가 언제나 더 신뢰성 높다고 말할 수는 없습니다. 사용 부품과 PCB, 열·기계 조건에 따라 결과가 달라집니다.
SOIC PCB 풋프린트를 확인하는 순서
1. 데이터시트의 권장 랜드 패턴부터 찾으세요
EDA 라이브러리 이름에 SOIC-8이 들어 있어도 정확한 부품과 일치한다는 보장은 없습니다. 제조사의 권장 랜드 패턴과 비교하고, 별도 권장 도면이 없다면 적용할 랜드 패턴 기준과 조립 조건을 정한 뒤 검토해야 합니다. 모든 SOIC에 동일한 토(toe)·힐(heel) 여유 값을 적용하지 마세요.
2. 핀 1과 도면의 시점을 확인하세요
상면도와 하면도를 혼동하면 핀 배열이 반대로 연결될 수 있습니다. 패키지의 점·홈·모서리 표식, 데이터시트의 핀 번호, CAD 심벌과 풋프린트의 패드 번호를 함께 대조합니다. PCB 실크에는 부품 장착 후에도 확인할 수 있는 방향 표시를 남깁니다.
3. 구리 패드·솔더 마스크·페이스트를 구분하세요
납땜되는 구리 랜드, 솔더 마스크 개구, 스텐실 페이스트 개구는 서로 다른 데이터입니다. 마스크 간 최소 간격과 인쇄 조건을 확인하고, 실크가 납땜 영역을 침범하지 않게 합니다. “좁은 SOIC”와 “넓은 SOIC”는 본체 형식에 관한 표현이지 SMD·NSMD 패드 구분을 뜻하지 않습니다.
4. 노출 패드형은 하부 구조를 별도로 검토하세요
SOIC-EP 등 노출 패드가 있는 제품은 중앙 랜드, 페이스트 분할, 비아와 솔더 유출 방지 조건을 확인해야 합니다. 노출 패드를 무조건 GND에 연결하면 안 됩니다. 전기적 연결은 해당 IC의 핀 설명과 제조사 지침에 따릅니다.
5. 주변 부품과 재작업 공간을 확보하세요
부품 본체만 겹치지 않는 것으로 끝내지 말고 커트야드, 실장 장비, 광학 검사와 인두·열풍 접근 공간도 검토합니다. 커넥터나 높은 부품 옆에 SOIC를 너무 가깝게 놓으면 검사·수리가 어려워질 수 있습니다.
SOIC 리플로우와 방열에서 자주 하는 오해
“리플로우는 전부 260°C로 하면 된다”는 오해
패키지의 허용 최고 온도는 그대로 적용하는 목표 공정 온도가 아닙니다. 납 재료와 솔더 페이스트 권장 조건, 부품 허용 조건, PCB 열용량을 반영해 실제 기판에서 프로파일을 측정해야 합니다. 작은 IC와 큰 커넥터가 같은 보드에 있으면 가열 상태가 다를 수 있습니다.
“SOIC-8의 열저항은 일정하다”는 오해
접합부-주변 열저항 θJA는 패키지 이름만으로 정해지는 고유 상수가 아닙니다. 시험 보드, 구리 면적, 배선층, 공기 흐름과 실장 조건의 영향을 받습니다. 같은 핀 수라도 서로 다른 IC의 값을 그대로 가져와 온도를 예측하면 오차가 커질 수 있습니다.
실제 설계에서는 전력 손실과 주변 온도, 제조사가 제시한 열 특성의 측정 조건을 확인하고 필요하면 열 해석과 시제품 온도 측정을 진행하세요. 노출 패드·열 비아의 효과도 실제 구조에 따라 달라집니다.
“플라스틱 SOIC는 모두 같은 습도 등급”이라는 오해
MSL과 개봉 후 사용 가능 시간은 제품·포장 조건별로 확인해야 합니다. 패키지 이름만 보고 동일한 베이킹 조건을 적용하지 마세요. 수분 민감도 라벨, 보관 이력과 제조사 지침을 조립업체에 전달하는 것이 좋습니다.
SOIC 조립 불량을 줄이는 출고 전 체크리스트
- BOM의 제조사 부품 번호와 CAD 풋프린트가 일치하나요?
- 핀 1, 회전값, 좌표 파일과 조립 도면의 방향이 일치하나요?
- 패드·마스크·페이스트와 노출 패드의 전기 연결을 확인했나요?
- 브리지, 미납땜, 리드 들뜸과 방향 오류를 검사할 계획이 있나요?
- 보관 조건과 리플로우 이력, 프로그래밍·기능 시험 조건을 전달했나요?
거버 파일을 내보낸 후에는 거버 파일 제작 전 체크리스트로 제조 데이터를 다시 확인해 보세요.
SOIC 랜드 패턴과 제조 파일을 확인했다면 기판 사양에 따른 비용을 비교해 보세요. 조립까지 진행할 경우에는 정확한 부품 번호와 실장 조건의 지원 여부를 별도로 확인하는 것이 좋습니다.
자주 묻는 질문
SOIC-8과 SOP-8은 서로 바꿔 쓸 수 있나요?
이름과 핀 수만으로는 판단할 수 없습니다. 본체 폭, 리드 간격, 전체 폭과 패드 번호를 비교해야 합니다. 기계적으로 맞아도 IC의 핀 기능이 다르면 전기적으로 호환되지 않습니다.
SOIC는 손으로 납땜할 수 있나요?
노출된 리드와 비교적 여유 있는 피치의 제품은 수작업에 유리할 수 있습니다. 다만 부품 크기, 작업 장비와 숙련도, 하부 노출 패드 유무에 따라 난도가 달라집니다.
SOIC 풋프린트는 어디서 받는 것이 좋나요?
제조사 제공 CAD 데이터와 권장 랜드 패턴을 우선 확인하세요. 어떤 출처의 라이브러리든 최종적으로는 정확한 패키지 도면과 대조해야 합니다.
참고 자료
지속적인 성장
웨이퍼 레벨 패키징(WLP): 팬인·팬아웃·WLCSP 차이
웨이퍼 레벨 패키징(WLP, Wafer-Level Packaging)은 웨이퍼 수준에서 재배선층과 외부 연결 구조 등을 형성하는 반도체 패키징 기술입니다. 작은 패키지와 짧은 연결 경로를 구현하는 데 활용되며, 팬인 WLCSP와 팬아웃 WLP가 대표적인 방식입니다. 중요한 차이는 다이 경계 안에서 단자를 구성하는지, 다이 바깥 영역까지 배선을 확장하는지입니다. 또한 모든 WLP가 원래 웨이퍼를 자르기 전에 완성되는 것은 아닙니다. 팬아웃 공정에서는 잘라 낸 다이를 재배치해 재구성 웨이퍼를 만드는 방식도 사용합니다. 바로 보기: 팬인·팬아웃 비교 · 구조와 공정 · BGA·플립칩·SiP와 차이 · PCB 설계 체크리스트 패키징 단위의 차이를 설명하는 AI 생성 개념 이미지입니다. 실제 생산 설비나 특정 제조 공정의 사진은 아닙니다. 팬인 WLCSP와 팬아웃 WLP의 차이 구분 팬인 WLCSP 팬아웃 WLP 외부 단자 영역 대체로 다이 면적 안에 배치 다이 바깥 영역으로 재배선 확장 가능 패키지 ......
SOIC 패키지란? SOP 차이·치수·PCB 풋프린트 확인법
SOIC(Small Outline Integrated Circuit)는 본체 양쪽에 갈매기 날개 모양의 걸윙 리드가 있는 표면실장형 IC 패키지입니다. 연산 증폭기, 인터페이스 IC, 메모리, 전원 관련 부품 등에서 볼 수 있으며, 노출된 리드 덕분에 접합부 관찰과 재작업이 비교적 수월한 편입니다. 하지만 “SOIC-8”이라는 이름만으로 PCB 풋프린트를 정하면 안 됩니다. 핀 수가 같아도 본체 폭, 리드 끝 사이 거리, 피치와 노출 패드 유무가 다를 수 있습니다. 이 글에서는 SOIC와 SOP·TSSOP의 차이, 치수 읽는 법, PCB 및 SMT 조립 체크리스트를 정리합니다. 바로 보기: 치수 확인 · SOP·TSSOP 비교 · 풋프린트 설계 · 조립·방열 SOIC 패키지 외형을 설명하는 이미지입니다. 실제 리드 형상과 PCB 치수는 부품 데이터시트의 패키지 도면을 기준으로 합니다. SOIC-8 치수: 핀 수 다음에 무엇을 봐야 하나요? SOIC-8의 8은 리드 수를 나타내지만, 패키지 전체......
시스템 인 패키지(SiP)란? SoC·SoM 차이와 PCB 설계
SiP(System in Package, 시스템 인 패키지·시스템급 패키지)는 여러 반도체 다이와 필요한 수동 부품을 하나의 패키지에 통합하는 방식입니다. 프로세서, 메모리, RF 회로, 전원 관리 기능 등을 가까이 배치해 작은 공간에서 하나의 시스템이나 서브시스템을 구현할 수 있습니다. 다만 SiP가 모든 기능을 반드시 포함하는 것은 아니며, 패키지 안에 기능을 통합했다고 외부 PCB 설계가 없어지는 것도 아닙니다. 이 글에서는 SiP와 SoC·SoM의 차이, 2D·2.5D·3D 구조, 실제 기판 설계에서 확인할 사항을 구분해 설명합니다. 바로 보기: SiP 구조 · SiP·SoC·SoM 비교 · 2D·2.5D·3D · PCB 적용 체크리스트 시스템 인 패키지(SiP)는 어떻게 구성되나요? SiP의 핵심은 패키지 수준의 이종 집적입니다. 로직, 아날로그, 메모리처럼 서로 다른 공정에 적합한 다이를 각각 만든 다음 하나의 패키지 안에서 연결할 수 있습니다. 모든 기능을 같은 반도체 공정으로 다......
SMD 저항값 표: 102·103·104·472와 무표기 저항 측정
SMD 저항값을 빠르게 확인하려면 102는 1kΩ, 103은 10kΩ, 104는 100kΩ, 472는 4.7kΩ으로 읽으면 됩니다. 아래 표에서 흔한 마킹을 찾고, 글자가 없거나 측정값이 다를 때는 회로도·BOM과 멀티미터 결과를 함께 확인하세요. 이 글은 작업대에서 바로 사용하는 저항값 표와 측정·대체 절차를 중심으로 정리했습니다. 마킹이 같아도 허용오차, 전력과 정격 전압이 같다는 뜻은 아닙니다. 바로 이동: 저항값 표 · 자주 찾는 값 · 패키지 크기 · 무표기 측정 · 대체 부품 SMD 저항값 표: 숫자·R·EIA-96 마킹 일반적인 SMD 마킹과 공칭 저항값 마킹 저항값 읽는 기준 0 / 000 / 0000 0Ω 점퍼 실제 허용 전류와 저항은 별도 확인 R10 0.10Ω R을 소수점으로 사용 0R22 0.22Ω R을 소수점으로 사용 4R7 4.7Ω R을 소수점으로 사용 100 10Ω 10 × 1 220 22Ω 22 × 1 330 33Ω 33 × 1 470 47Ω 47 × 1 680 6......
SMD 저항 코드 읽는 법: 3자리·4자리·EIA-96 전체 표
SMD 저항 코드는 숫자 또는 숫자·문자 조합으로 공칭 저항값을 표시합니다. 3자리 코드는 앞 두 숫자에 10의 거듭제곱을 곱하고, 4자리 코드는 앞 세 숫자에 배수를 적용합니다. EIA-96은 두 자리 숫자를 기준값 표에서 찾은 뒤 문자 배수를 곱하는 방식입니다. 예를 들어 103 = 10kΩ, 1002 = 10kΩ, 01C = 10kΩ입니다. 서로 다른 표기가 같은 저항값을 나타낼 수 있지만, 마킹만으로 전력·정격 전압·온도 계수까지 알 수는 없습니다. 바로 이동: 3자리 · 4자리 · R 표기 · EIA-96 전체 표 · 허용오차 3자리 SMD 저항 코드 읽는 법 숫자 세 자리의 일반적인 해석식은 앞 두 자리 × 10마지막 자리 Ω입니다. 마지막 숫자는 Ω 단위의 숫자를 그대로 이어 쓰라는 뜻이 아니라 10의 지수입니다. 코드 계산 저항값 100 10 × 10⁰ 10Ω 101 10 × 10¹ 100Ω 102 10 × 10² 1kΩ 103 10 × 10³ 10kΩ 220 22 × 10⁰ 2......
SMD 트랜지스터 코드 식별법: BJT·MOSFET 구별과 대체 부품 선택
SOT-23처럼 작은 패키지에는 트랜지스터의 전체 부품 번호 대신 짧은 마킹만 인쇄되는 경우가 많습니다. J3Y, 1AM 또는 K72 같은 문자만 보고 바로 부품을 주문하면 위험합니다. 표면 마킹은 제조사·패키지·로트 표시와 함께 읽어야 하는 단서이며, 회로 연결과 데이터시트로 최종 확인해야 합니다. SMD 트랜지스터를 빠르게 확인하는 순서 확대경·현미경으로 모든 문자, 점, 방향 표시를 기록합니다. 패키지 치수와 단자 수를 측정합니다. PCB에서 각 핀이 전원, GND, 부하, MCU 중 어디에 연결되는지 추적합니다. BJT인지 MOSFET인지 회로 구성과 멀티미터 측정으로 후보를 좁힙니다. 제조사 데이터시트에서 마킹, 핀 배열, 정격 및 풋프린트를 대조합니다. 원문의 대형 ‘코드=부품 번호’ 표는 동일 마킹의 제조사별 차이를 반영하지 못합니다. 아래는 해당 제조사의 공식 데이터시트에서 확인한 예시이며, 다른 회사 제품에 일반화할 수 없습니다. 제조사·부품 공식 마킹 예시 패키지·종류 확인 ......