PCB 동박 채우기에 대한 기본 사항
1 분
- PCB 설계에서 동박 채우기란?
- 동박 채우기 구현:
- 해치형과 솔리드형 동박 채우기
- JLCPCB의 패널 동박 채우기 추가
PCB 설계에서 동박 채우기란?
동박 채우기(Copper Pour)는 PCB 동박 레이어의 미사용 영역을 솔리드 동박 평면으로 채우는 기술을 말합니다. 이 평면은 전원 또는 접지 네트에 연결되어 연속적인 전도 경로를 형성합니다. 동박 채우기는 일반적으로 전원 및 접지 평면에 사용되며, 특정 목적을 위해 신호 레이어에도 사용됩니다.
동박 채우기의 목적:
접지 평면: 동박 채우기는 솔리드 접지 평면을 형성하여 신호에 대한 저임피던스 리턴 경로를 제공하고 전자기 간섭(EMI)을 줄입니다.
전원 평면: 동박 채우기는 전원 평면으로 사용되어 PCB 전체에 전력을 균일하게 분배하고, 전압 강하를 최소화하며 전원 안정성을 향상시킵니다.
방열: 동박 채우기는 히트싱크 역할을 하여 전력 부품에서 발생하는 열을 분산시키고 방출하여 과열을 방지하고 PCB의 신뢰성을 보장합니다.
동박 채우기의 장점:
향상된 신호 무결성: 접지 루프, 노이즈, 간섭을 줄여 신호 무결성을 유지하고 신호 저하를 최소화합니다.
개선된 열 관리: 동박 채우기는 방열을 향상시켜 핫스팟을 방지하고 부품의 최적 작동 온도를 보장합니다.
동박 절약: 동박 채우기의 효과적인 활용은 추가 트레이스의 필요성을 줄이고 동박 활용 효율성을 높여 비용 절감으로 이어집니다.
동박 채우기 구현:
동박 채우기 배치는 PCB의 미사용 공간을 평면 동박으로 채우는 것을 의미합니다. 이는 PCB 설계의 중요한 부분이며, 모든 주요 PCB 설계 소프트웨어에서 자동으로 배치할 수 있습니다. 동박 채우기 접지 임피던스를 낮춰 EMC를 구축하고, 전압 강하를 줄여 전력 효율성을 높이며, 루프 면적을 줄여 EMI를 완화하는 데 도움이 됩니다.
동박 채우기 내 서멀 릴리프 패드 사용
동박은 열전도성이 매우 높습니다(약 380W/(m·K)). 이 때문에 패드가 인접한 동박 평면에 모든 면에서 완전히 연결되면 솔더링 중 열이 매우 빠르게 방출되어 솔더링 문제가 발생합니다. "서멀 릴리프" 패드는 열 방출을 줄이고 솔더링을 돕기 위해 사용됩니다.
해치형과 솔리드형 동박 채우기
알려진 바와 같이 PCB 트레이스의 분포 정전 용량은 고주파 조건에서 영향을 미칩니다. 트레이스의 길이가 노이즈 주파수의 해당 파장의 1/20보다 크면 트레이스는 안테나 역할을 하여 이 노이즈를 주변 공간으로 전송합니다. 접지가 불량한 동박 채우기는 이 노이즈를 더욱 전파하는 데 기여합니다. 따라서 고주파 회로에서 접지 연결은 전기적 연속성뿐만 아니라 λ/20 미만의 간격을 유지해야 합니다. 트레이스의 비아는 다층 기판의 접지 평면에 "양호한 접지"를 달성하는 데 도움이 됩니다. 적절히 설계된 동박 평면은 전류 용량을 증가시킬 뿐만 아니라 EMI도 줄입니다.
일반적으로 두 가지 스타일의 동박 채우기가 있습니다: 솔리드형과 해치형. 솔리드형 채우기 전류 용량을 증가시키고 차폐 기능을 제공하지만, 웨이브 솔더링 시 휨과 동박 박리를 유발할 수 있습니다. 이는 솔리드 동박 채우기에 슬롯/개구부를 설계하여 완화할 수 있습니다. 반면 해치형 채우기는 주로 차폐용으로 사용되며 전류 운반 능력이 높지 않습니다. 해치형 채우기는 동박 면적이 줄어들어 방열에 유리할 수 있습니다. 그러나 해치형 채우기의 단점은 그것을 구성하는 동박 "세그먼트"가 EMI를 증가시킬 수 있다는 것입니다: 이러한 세그먼트의 길이가 회로 작동 주파수의 전기적 길이와 유사할 때, 전체 채우기 간섭 신호를 전송하는 많은 안테나처럼 작동하여 회로가 전혀 작동하지 않을 수 있습니다. PCB의 회로에 맞는 동박 채우기 유형을 선택하는 것이 가장 좋습니다: EMI 요구 사항이 있는 고주파 회로에는 해치형 채우기, 저주파 또는 고전류 회로에는 솔리드형 채우기를 사용하세요.
더 높은 정밀도와 품질을 요구하는 현대 PCB 설계에서 모든 주요 PCB 제조업체는 저비용 습식 필름 공정을 버리고 우수한 건식 필름 공정을 채택했습니다. 해치형 동박 채우기는 건식 필름 공정에서 필름 균열을 유발할 수 있으므로 가능한 경우 해치형 대신 솔리드형 채우기를 사용하는 것이 좋습니다.
내층의 동박 채우기
잔동율: 에칭 후 내층에 남아있는 동박 면적과 전체 기판 면적의 비율입니다.
적층: 프리프레그를 적절한 크기로 자른 후 내층 코어 사이 또는 코어와 동박 시트 사이에 배치합니다. 층이 쌓인 스택(적층판)을 가열하고 가압하여 프리프레그 레이어의 수지 함량을 녹입니다. 수지는 인접한 레이어의 동박이 없는 영역을 채우기 위해 흐르고, 냉각되면 레이어를 함께 접합합니다.
설계 문제: 낮은 잔동율은 프리프레그의 수지가 누락된 동박의 위치를 채우기 위해 더 많이 퍼져야 함을 의미합니다. 그 결과 예상보다 얇은 기판, 동박 레이어의 주름/접힘, 수지의 보이드, 수지 부족으로 인한 잠재적인 층 분리 등이 발생할 수 있습니다.
설계 제안: 가능한 경우 기판의 빈 영역에 동박 채우기를 배치하세요. 고속 신호 트레이스로부터 최소 0.5mm 간격을 유지하세요.
총 적층판 및 기판 두께 계산
이론적 적층판 두께
= 외층 동박 + 경화된 프리프레그 + 코어
= (0.7×2) + (4.54+4.48) + (1.2+44.84+1.2) = 57.66 mil = 1.46 mm.
이론적 기판 두께
= 솔더 마스크 + 도금된 외층 동박 + 경화된 프리프레그 + 코어
= (1×2) + (1.4×2) + (4.54+4.48) + (1.2+44.84+1.2) = 61.06 mil = 1.55 mm.
경화된 프리프레그 두께
= 미경화 프리프레그 두께 – 인접 코어 레이어에서 수지로 채워질 두께
= 미경화 프리프레그 두께 – ((1 – 잔동율) × 동박 두께)
예시 스택업은 아래 표에 설명되어 있습니다.
레이어 1과 2를 예로 들면:
- 미경화 프리프레그 두께 = 4.72 mil, 레이어 2 잔동율 = 85%, 내층 동박 두께 = 1 oz,
- 경화된 프리프레그 두께 = 4.72 – ((1 – 85%) × 1.2) = 4.54 mil.
명목상 1 oz 동박 두께는 35 μm이지만, 전처리 및 브라우닝 중 손실로 인해 실제 두께는 30 μm(1.2 mil)입니다.
JLCPCB의 패널 동박 채우기 추가
JLCPCB는 낮은 기판 두께와 불균일한 도금과 같은 넓은 빈 공간으로 인한 결함을 방지하기 위해 내층과 외층 모두에 동박 채우기를 패널에 추가합니다. 동박 채우기는 핸들링 스트립, 브리지 피스 및 PCB 단위 외부의 기타 영역에만 추가됩니다. 유효한 PCB 내부에는 동박이 추가되지 않습니다. 피듀셜, 기구 홀, 마우스 바이트, V-컷 주변에는 간격이 추가됩니다.
지속적인 성장
고급 PCB의 베리드 비아: 더 높은 밀도, 더 나은 신호 무결성, 더 컴팩트한 설계 구현
핵심 요약 숨겨진 배선: 베리드 비아는 내층끼리만 연결하므로, 바깥층 표면을 고밀도 부품과 트레이스를 위해 비워 둘 수 있습니다. 신호 무결성 향상: 비아 스터브를 없애 고속 설계에서 기생 성분과 신호 손실을 줄입니다. 더 높은 밀도: HDI 기판, 고밀도 BGA, 웨어러블 같은 소형 폼 팩터에 필수적입니다. 더 높은 비용: 순차 적층과 추가 드릴링 공정 때문에 일반 스루홀보다 약 3~4배 비쌉니다. 최신 스마트폰 메인보드가 어떻게 신용카드만 한 기판에 수천 개의 연결을 담아낼 수 있는지 궁금하신 적이 있으십니까? 그 답의 상당 부분은 베리드 비아에 있습니다. 베리드 비아는 기판 내부에만 존재해 어느 쪽 표면에서도 보이지 않는 인터커넥트입니다. 가장 많은 일을 조용히 해내면서, 부품과 미세 배선이 들어갈 자리를 비워 줍니다. 일상적으로 쓰이는 2층 설계 대부분에는 일반 스루홀 비아로 충분합니다. 하지만 고밀도 인터커넥트(HDI) 수준, 고밀도 BGA, 고속 버스, 좁은 폼 팩터에 이르면 베리드......
HDI PCB에서 블라인드 비아로 더 높은 밀도와 더 나은 성능 구현하기
핵심 요약 더 높은 밀도: 기판 전체를 관통하지 않고 표면과 내층을 연결하므로, 미세 피치 BGA 아래의 배선 채널을 확보할 수 있습니다. 신호 무결성 향상: 비아 스터브 길이를 줄여 고속 설계에서 임피던스 불연속을 최소화합니다. 종횡비 규칙: 안정적인 레이저 드릴링과 보이드 없는 도금을 위해 깊이 대 지름 비율을 0.75:1 근처(최대 1:1)로 유지하십시오. 열 효율: 비아 인 패드 구성을 지원해 방열 성능을 높이고 부품을 더 촘촘하게 배치할 수 있습니다. 최신 스마트폰 속 작은 기판에서, 0.4 mm 피치 BGA의 수많은 고속 신호가 트레이스를 뒤엉키게 하지 않고 어떻게 빠져나오는지 궁금하신 적이 있으십니까? 그 비결은 대개 블라인드 비아입니다. 블라인드 비아는 고밀도 인터커넥트 설계를 묵묵히 떠받치는 핵심 요소이며, 오늘날의 작고 빠른 전자기기에 꼭 필요한 기술입니다. 부품이 계속 소형화되고 신호 속도가 빨라지는 상황에서, 비아는 더 이상 기판에 뚫린 단순한 구멍이 아닙니다. 바로 이 ......
에칭 FPC: 제조 공정, 장점, 응용 분야와 선택 가이드
스마트폰 카메라 모듈이나 노트북 덮개 안쪽에서 기판과 기판 사이를 잇는 얇은 황갈색 리본을 보신 적이 있으십니까? 그 리본은 거의 틀림없이 에칭 FPC입니다. 불필요한 구리를 화학적으로 제거해 정밀한 도전 패턴을 만든 연성 인쇄 회로이지요. 현대 전자기기의 핵심 부품 중 하나이지만, 그 안에 얼마나 많은 엔지니어링이 들어가 있는지 아는 사람은 많지 않습니다. 연성 회로에는 여러 종류가 있으며, 제조 방식에 따라 비용, 정밀도, 신뢰성이 달라집니다. 에칭 FPC는 그중 고정밀 방식으로, 구부릴 수 있는 형태에서 미세한 트레이스, 다층 구조, 고속 신호가 필요할 때 선택하는 방식입니다. 이 가이드에서는 에칭 FPC란 무엇인지, 에칭 공정이 단계별로 어떻게 진행되는지, 회로의 신뢰성을 확보하기 위해 지켜야 할 설계 규칙은 무엇인지, 그리고 에칭 FPC와 FDC(연성 다이컷 회로)는 어떻게 다른지 설명합니다. 실제 적용 사례도 함께 살펴보고, 제조업체 선정을 위한 체크리스트도 제공하겠습니다. 그럼 시......
내구성 높은 PCB 성능을 좌우하는 동박 박리 강도의 핵심 역할
핵심 요약 표준 시험: IPC-TM-650 90° 박리 시험으로 측정하며, 단위는 N/mm입니다. 핵심 기능: 열 스트레스와 CTE 불일치로 인한 패드 들뜸과 박리를 방지합니다. 동박 종류: ED 동박은 접착력이 더 높고, RA 동박은 신호 손실이 더 낮습니다. 재료별 기준값: 표준 FR4는 평균 1.0–1.4 N/mm, High-Tg FR4는 1.2–1.6 N/mm입니다. 설계 팁: 티어드롭을 추가하고, 지지되지 않는 가는 구리 조각(슬리버)을 없애고, DFM 검사를 수행하십시오. 회로 기판 위의 구리가 어떻게 제자리에 붙어 있는지 궁금하신 적이 있으십니까? 일반적인 의미의 접착제도 아니고, 마법도 아닙니다. 그 답은 동박 박리 강도(Copper Peel Strength), 즉 동박과 그 아래 적층판 사이의 접착 강도입니다. 모든 트레이스, 패드, 플레인은 리플로우와 열 사이클, 그리고 수년간의 사용 기간 동안 강도를 유지하기 위해 이 접착에 의존합니다. 박리 강도가 높으면 기판은 열 스트레......
모듈형 PCB 설계로 복잡한 전자기기 프로젝트를 단순화하는 방법
핵심 요약 모듈형 PCB 설계는 기판을 명확한 인터페이스를 갖춘 독립적이고 재사용 가능한 기능 블록으로 나누어 복잡한 전자기기 설계를 단순화합니다. 재사용성을 높이고, 디버깅 속도를 높이며, 팀 협업을 강화하고, 오류를 줄여 줍니다. 플랫 설계에서 모듈형 설계로 전환하면 개발 속도가 빨라지고 확장성과 신뢰성이 더 높은 PCB를 만들 수 있습니다. 부품이 400개가 넘는 회로도를 보고 배선을 시작하기도 전에 머리가 복잡해진 적이 있으십니까? 여러분만 그런 것이 아닙니다. 전자기기의 밀도는 계속 높아지고 개발 기한은 점점 짧아지는 상황에서, 모든 것을 하나의 평면 시트에 몰아넣으면 연결 누락과 고통스러운 재설계로 이어지기 쉽습니다. 바로 여기에서 모듈형 PCB 설계가 등장합니다. 모듈형 설계는 기판을 하나의 거대한 퍼즐로 보는 대신, 더 작고 독립적인 기능 블록으로 나누는 방식입니다. 각 블록은 하나의 역할과 깔끔하게 정리된 인터페이스를 가지며, 개별적으로 테스트할 수 있습니다. 그 결과 필요에 ......
PCB 품질과 신뢰성을 높이는 솔더 브리지 방지 방법
핵심 요약 솔더 브리지는 미세 피치 부품에서 발생하는 SMT 불량의 주요 원인입니다. 적절한 솔더 마스크 댐(0.075–0.1mm), 최적화된 스텐실 설계, 관리된 리플로우 프로파일로 솔더 브리지를 방지할 수 있습니다. 신뢰성을 극대화하려면 올바른 DFM 관행과 AOI + X선 검사를 함께 적용하십시오. 전문적인 제조와 초기 DFM 검토는 1차 수율을 크게 높이고 비용이 큰 리워크를 줄여 줍니다. 미세 피치 QFN이나 0.4mm BGA를 실장해 본 적이 있다면, 첫 리플로우에서 불량이 난 기판을 바라보며 리플로우 후의 허탈함을 느껴 보셨을 것입니다. 저는 반나절 동안 원인을 추적한 끝에 현미경 아래에서 마침내 그것을 찾아냈습니다. 서로 닿으면 안 되는 두 패드 사이에 생긴 작은 솔더 브리지였습니다. 알고 보니 그 작은 솔더 브리지가 전원 레일을 접지에 단락시키고 있었고, 펌웨어로는 결코 바로잡을 수 없는 문제였습니다. 더 곤란한 점은 솔더 브리지가 항상 커다란 땜납 덩어리처럼 눈에 띄지는 않는......