PCB 에칭 계수란? 언더컷 계산과 배선 폭 관리 방법
1 분
- 에칭 계수 계산식과 설계 적용
- PCB 설계와 성능에 미치는 영향
- 에칭 계수 관리를 위한 제조 공정
- JLCPCB의 에칭 계수 관리와 제작 검토
- 에칭 계수 FAQ
- 마무리
핵심 요약
PCB 에칭 계수(etch factor)는 동박을 수직으로 제거한 깊이와 패턴 아래로 옆 방향으로 파고든 언더컷의 비율입니다. 언더컷을 관리하면 설계한 배선 폭과 실제 폭의 차이를 줄이고 임피던스·미세 패턴의 제조 가능성을 검토하는 데 도움이 됩니다.
설계에서는 배선 폭을 정확히 계산했는데 완성된 PCB에서는 더 좁아지는 경우가 있습니다. 원인 중 하나가 에칭 중 생기는 측면 언더컷입니다. 식각액은 동박을 아래로만 제거하지 않고 레지스트 아래쪽으로도 침투합니다. 이 때문에 단면은 완전한 직사각형보다 사다리꼴에 가까워질 수 있습니다. 에칭 계수는 수직 식각 깊이에 비해 측면 식각이 얼마나 발생했는지를 나타냅니다. 값이 높을수록 같은 깊이에서 언더컷이 작다는 뜻입니다.

에칭 계수와 실제 배선 폭의 관계
원문의 단순화된 예에서는 1 oz 동박을 약 35 µm로 보고 전체 두께를 식각합니다. 에칭 계수 EF가 3.0이면 한쪽 언더컷 U는 35/3≈11.7 µm, 양쪽 폭 손실은 약 23.4 µm입니다. 설계 배선 폭이 150 µm(약 6 mil)라면 단순 계산상 최종 폭은 약 127 µm입니다. 실제 제작에서는 CAM 보정, 도금 두께와 공정 공차가 함께 작용하므로 이 수치를 모든 기판의 결과로 적용할 수는 없습니다.
제어 임피던스 배선, BGA 팬아웃과 RF 전송선처럼 허용오차가 작은 설계일수록 동박 폭과 간격을 제조사와 함께 검토해야 합니다.

에칭 계수 계산식과 설계 적용
에칭 계수 계산 방법
원문은 한쪽 언더컷을 기준으로 EF = D / U를 사용합니다. D는 제거한 동박의 수직 깊이, U는 배선 한쪽에서 레지스트 아래로 파고든 측면 거리입니다. 따라서 U = D / EF, 양쪽 폭 손실 = 2U = 2D / EF, 최종 폭 = 설계 폭 − 2D / EF가 됩니다. 제조사나 문헌에 따라 언더컷의 정의가 다를 수 있으므로 계산식을 적용하기 전 기준을 확인하세요.
예를 들어 1 oz 동박을 35 µm로 가정하고 EF=3.5라면 한쪽 언더컷은 35/3.5=10 µm, 양쪽 폭 손실은 20 µm입니다. 설계 폭 200 µm의 단순 계산상 최종 폭은 180 µm입니다. 목표 폭이 180 µm라면 제조사는 CAM 단계에서 200 µm 등으로 아트워크를 보정할 수 있습니다. 이는 설명을 위한 계산이며 실제 보정량은 공정별로 다릅니다.

생산 중 에칭 계수에 영향을 주는 조건
에칭 계수는 고정된 상수가 아닙니다. 동박 두께, 약품 종류·농도, 컨베이어 속도, 분사 압력·노즐, 온도와 동박 종류가 언더컷에 영향을 줍니다. 아래 범위는 원문이 제시한 예이며 제조사의 보증 공정값이 아닙니다.
| 요인 | 영향 | 원문의 범위·예 |
|---|---|---|
| 동박 두께 | 두꺼울수록 식각 시간이 늘어 언더컷 가능성 증가 | 0.5~6 oz(17~210 µm) |
| 식각액 종류 | 산성·알칼리성 약품에 따라 단면 형태 변화 | 조건별 EF 약 2.5~4.0 |
| 식각액 농도 | 반응 속도와 방향성 변화 | 공정별 설정 |
| 컨베이어 속도 | 약품 노출 시간 변화 | 약 1.0~3.5 m/min |
| 분사 압력 | 새 약품 공급과 반응물 제거에 영향 | 약 1.5~3.0 bar |
| 노즐 설계 | 원추형·팬형 분사 분포 차이 | 장비별 설정 |
| 온도 | 반응 속도와 언더컷 변화 | 약 45~55°C |
| 동박 종류 | 전해동박과 압연동박의 조직 차이 | 재료별 차이 |
작은 온도·압력 변화도 단면 형상과 완성 배선 폭에 영향을 줄 수 있어 공정 관리가 중요합니다.
PCB 설계와 성능에 미치는 영향
임피던스와 신호 무결성
배선 폭은 제어 임피던스를 결정하는 요소 중 하나입니다. 언더컷으로 생긴 사다리꼴 단면은 직사각형 가정과 다른 임피던스를 만들 수 있으므로 정밀 모델에는 실제 단면 형상을 반영합니다. 차동 쌍은 배선 폭 감소와 간격 변화가 동시에 생길 수 있어 목표 차동 임피던스를 확인해야 합니다. 다만 ‘어느 면이 더 넓다’는 방향은 공정·단면 정의에 따라 확인하는 편이 정확합니다.

에칭 계수 관리가 부족할 때 생기는 문제
- 배선 폭 오차로 임피던스가 목표에서 벗어나 고속 링크에 반사나 아이 다이어그램 악화가 생길 수 있습니다.
- 전원 배선이 의도보다 좁으면 저항·전압 강하·발열이 증가할 수 있습니다.
- 배선 간격은 넓어져도 최소 배선 폭 규칙을 위반할 수 있습니다. 설계 규칙은 폭과 간격을 따로 검사해야 합니다.
- 3~4 mil 같은 미세 패턴에서는 과도한 언더컷이 단선으로 이어질 수 있습니다.
- 패널 위치별 편차는 보드마다 폭과 임피던스를 달라지게 할 수 있습니다.
- 연속성·임피던스 시험 불합격은 수율 손실과 폐기 비용을 늘립니다.
특히 4 mil 이하의 폭·간격에서는 제조사 공차와 실제 가능한 동박 두께를 먼저 확인해야 합니다.

에칭 계수 관리를 위한 제조 공정
분사·약품·시간 제어
노즐의 분사 각도·압력·패턴은 동박에 닿는 새 식각액과 반응물 제거에 영향을 줍니다. 원문은 수직 기준 약 15~30°의 팬형 노즐과 패널 폭에 걸쳐 움직이는 노즐 배열을 예로 듭니다. 장비별 최적값으로 일반화해서는 안 됩니다.
약품 관리에는 비중·농도 자동 보충, 원문 예의 약 50±2°C 온도 제어, 알칼리성 염화구리 계열에서의 pH, 용존 구리 농도, 과식각을 막기 위한 종점 관리가 포함됩니다. 컨베이어 속도로 노출 시간을 조절하고 광학 검사 결과를 피드백에 활용할 수 있습니다.
재료와 약품 선택
원문은 산성 염화구리와 알칼리성 암모니아계 염화구리를 비교합니다. 값은 설비·재료·공정에 따른 예시입니다.
| 특성 | 산성 염화구리 | 알칼리성 암모니아계 염화구리 |
|---|---|---|
| 원문의 에칭 계수 예 | 3.0~4.0 | 2.5~3.5 |
| 식각 속도 | 보통 | 빠름 |
| 언더컷 형태 | 상대적으로 곧은 측벽 | 더 둥근 형태 |
| 약품 재생 | HCl·산화제로 관리 | 암모니아 균형 관리 |
| 대표 적용 | 내층·미세 배선 | 주석 계열 레지스트가 있는 외층 |
| 환경 관리 | 폐액 처리 | 암모니아 배출 관리 |
| 레지스트 적합성 | 사용 재료별 확인 | 주석·Sn/Pb 등 금속 레지스트 조건 확인 |
원문은 RTF와 VLP 동박이 일반 전해동박보다 측면 식각을 더 예측하기 쉽고 에칭 계수가 10~15% 개선될 수 있다고 설명합니다. 이 수치는 공정별 확인이 필요하며, 3/3 mil 이하 HDI 설계에 적용할 때도 제조 가능성을 별도로 검토해야 합니다.

JLCPCB의 에칭 계수 관리와 제작 검토
식각 장비와 공정 관리
원문은 JLCPCB의 컨베이어식 식각 장비, 노즐·분사 압력 관리, 식각액 농도·온도·구리 적재량 모니터링, 통계적 공정 관리(SPC)를 소개합니다. 이러한 관리는 반복 가능한 배선 폭을 목표로 하지만 모든 주문에서 특정 에칭 계수나 동일한 폭을 보장한다는 뜻은 아닙니다. 실제 설계는 주문 옵션과 공차 기준으로 확인해야 합니다.
EasyEDA에서 설계·DRC를 수행하고 제작 파일을 전달할 수 있습니다. 동박 두께·배선 폭·임피던스 요구를 견적과 제조 검토 단계에서 명확히 지정하세요. CAM 보정의 적용 여부와 방식은 실제 공정 검토 결과를 따릅니다.
배선 치수와 임피던스 확인
원문은 시제품 5장과 생산품 5,000장에서 동일한 에칭 성능을 언급하지만, 생산량만으로 동일 결과를 보장할 수는 없습니다. 제어 임피던스 주문에서는 패널의 테스트 쿠폰을 TDR(Time Domain Reflectometry)로 측정해 목표 임피던스를 확인하는 방법이 있습니다. 쿠폰 제공·측정·허용오차와 불합격 처리 조건은 해당 주문의 서비스 사양으로 확인해야 합니다.

에칭 계수 FAQ
PCB 제조에서 에칭 계수란 무엇인가요?
원문의 정의에서는 수직 식각 깊이를 배선 한쪽의 수평 언더컷으로 나눈 값입니다. 같은 깊이에서 값이 높을수록 측면 손실이 적습니다.
에칭 계수는 어떻게 계산하나요?
EF=D/U입니다. 동박 35 µm를 제거하고 한쪽 언더컷이 10 µm라면 EF=35/10=3.5입니다.
좋은 에칭 계수는 얼마인가요?
원문은 일반적인 생산 예를 약 2.5~4.0으로, 4 mil 미만 미세 배선에서는 3.5 이상을 바람직한 목표로 제시합니다. 목표값은 동박·약품·허용오차와 제조사 정의에 따라 다릅니다.
동박 두께가 에칭 계수에 영향을 주나요?
두꺼운 동박은 더 오래 식각해야 하므로 측면 언더컷이 늘 수 있습니다. 원문은 미세 배선에 0.5 oz 또는 1 oz 동박을 검토하는 예를 듭니다.
에칭 계수는 임피던스에 어떤 영향을 주나요?
언더컷으로 배선 폭과 단면이 달라지면 목표 임피던스에서도 벗어날 수 있습니다. 실제 방향과 크기는 기판 적층·동박·간격을 함께 모델링하고 측정해야 합니다.
마무리
에칭 계수는 PCB 설계 폭이 실제 동박 패턴으로 구현되는 과정을 이해하는 데 유용합니다. 적합한 동박 두께를 고르고 언더컷과 CAM 보정을 고려하며, 미세 배선과 제어 임피던스는 제조사의 공차·검사 조건으로 검증하세요. 공정 관리와 실제 측정 결과가 설계 의도와 완성 기판의 차이를 줄이는 핵심입니다.
관련 원문 자료: PCB 제조와 프리프레그, 전문 PCB 에칭 공정, PCB 동박 두께, 임피던스 불일치와 반사, PCB 검사 방법.
지속적인 성장
`PCB 비도금 홀(NPTH) 설계 가이드: PTH 차이와 치수·공차
핵심 요약 비도금 관통홀(NPTH)은 홀 벽에 동박 도금이 없는 기계적 홀로, 기판 고정·위치 정렬·생산 지그에 사용합니다. 홀 위치와 가장자리 여유를 잘못 설계하면 조립이나 나사 체결 중 기판이 손상될 수 있습니다. 원문은 직경 약 0.5 mm 이상, 동박 이격 0.2~0.3 mm, 공차 ±0.08 mm를 예시로 들지만 실제 주문에는 최신 제조 사양을 적용해야 합니다. 가장자리 근처의 홀에는 충분한 기판 재료를 남기고 제조 파일에서 NPTH를 분명히 구분합니다. 시제품부터 양산까지 홀 치수와 DFM 검토를 함께 관리합니다. 기판을 케이스에 고정하면서 나사를 조일 때 PCB 가장자리에 미세한 균열이 생긴 적이 있나요? 고정 홀의 위치, 크기 또는 나사 머리 주변 여유가 맞지 않으면 전기 회로가 정상이어도 조립 중 손상될 수 있습니다. 임피던스나 디커플링을 꼼꼼히 검토하면서도 장착 홀은 마지막에 확인하는 경우가 있습니다. 기계적 홀은 보드의 정렬과 체결 후 내구성을 좌우합니다. 이 글에서는 비도......
PCB 에칭 계수란? 언더컷 계산과 배선 폭 관리 방법
핵심 요약 PCB 에칭 계수(etch factor)는 동박을 수직으로 제거한 깊이와 패턴 아래로 옆 방향으로 파고든 언더컷의 비율입니다. 언더컷을 관리하면 설계한 배선 폭과 실제 폭의 차이를 줄이고 임피던스·미세 패턴의 제조 가능성을 검토하는 데 도움이 됩니다. 설계에서는 배선 폭을 정확히 계산했는데 완성된 PCB에서는 더 좁아지는 경우가 있습니다. 원인 중 하나가 에칭 중 생기는 측면 언더컷입니다. 식각액은 동박을 아래로만 제거하지 않고 레지스트 아래쪽으로도 침투합니다. 이 때문에 단면은 완전한 직사각형보다 사다리꼴에 가까워질 수 있습니다. 에칭 계수는 수직 식각 깊이에 비해 측면 식각이 얼마나 발생했는지를 나타냅니다. 값이 높을수록 같은 깊이에서 언더컷이 작다는 뜻입니다. 에칭 계수와 실제 배선 폭의 관계 원문의 단순화된 예에서는 1 oz 동박을 약 35 µm로 보고 전체 두께를 식각합니다. 에칭 계수 EF가 3.0이면 한쪽 언더컷 U는 35/3≈11.7 µm, 양쪽 폭 손실은 약 23.4......
PCB 거버(Gerber) 파일 준비 방법: 제조 전 확인할 항목
핵심 요약 Gerber는 RS-274X 또는 지원되는 X2 형식으로 내보내고 모든 파일의 단위를 일치시킵니다. 동박, 솔더 마스크, 실크스크린, 보드 외곽선과 NC 드릴 데이터를 빠짐없이 준비합니다. 업로드 전 Gerber 뷰어에서 모든 층을 겹쳐 확인합니다. 애뉼러 링, 솔더 마스크 확장과 배선 간격 등 DFM 규칙을 점검합니다. 층 기능이 드러나는 파일명과 제조 메모를 사용합니다. 몇 주 동안 PCB 레이아웃을 다듬고 DRC를 통과한 뒤 제조 파일을 내보냈는데, 제조사에서 솔더 마스크 층이나 드릴 파일의 단위를 다시 확인해 달라고 연락하는 경우가 있습니다. 설계 파일이 올바르더라도 제조 데이터가 불완전하면 제작이 지연됩니다. 솔더 마스크 개구부와 드릴 위치처럼 생산에 필요한 정보를 전달하는 핵심 파일이 Gerber입니다. Gerber 세트를 정확하게 준비하면 제조사가 설계 의도를 해석하기 쉽습니다. 반대로 층이 누락되거나 단위가 맞지 않으면 재확인, 재제작 또는 기능 불량으로 이어질 수 있......
CB 슬롯 홀 설계 가이드: 도금·비도금 크기와 공차
핵심 요약 PCB 슬롯 홀은 길쭉한 개구부로, 납작한 핀·커넥터·실드 탭과 보드 정렬에 사용합니다. JLCPCB의 현재 안내 기준은 2층 도금 슬롯 최소 폭 0.5 mm, 다층 0.35 mm, 비도금 슬롯 1.0 mm입니다. 끝은 둥글게 만들고 길이는 폭의 최소 2배로 잡습니다. 원문은 더 여유 있는 2.5배를 권합니다. 패드의 애뉼러 링, 기판 가장자리 간격, DFM 규칙을 확인해 동박 단절과 도금 문제를 예방합니다. 도금 슬롯은 드릴 가공, 비도금 슬롯은 CNC 가공 조건을 확인합니다. 적절한 치수와 배치는 부품 고정, 조립 및 기구 신뢰성에 도움이 됩니다. 열 성능 개선 여부는 구조별로 검증해야 합니다. 시제품부터 양산까지 동일한 결과를 가정하지 말고 제작 파일과 공차를 주문별로 확인합니다. 납작한 전원 커넥터 핀이나 USB 실드 탭, 큰 릴레이 핀이 원형 홀에 들어가지 않을 때는 PCB 슬롯 홀을 사용합니다. 슬롯 홀은 폭보다 길이가 긴 비원형 개구부입니다. Gerber 파일에서 작은 ......
SMT PCB란? 표면실장 공정·부품 선택·Gerber/BOM/CPL 준비
“SMT PCB”는 특별한 기판 종류라기보다 표면실장기술(Surface Mount Technology)로 부품을 조립하는 PCB를 가리키는 말입니다. 칩 저항부터 IC까지 표면에 실장할 수 있지만, 모든 SMT 보드가 자동으로 더 작거나 더 신뢰성 높은 것은 아닙니다. 부품 선정, 패드 설계, 솔더 페이스트와 검사 계획을 함께 맞춰야 합니다. SMT와 THT는 무엇이 다른가? SMT는 부품 단자를 PCB 표면의 패드에 납땜하는 방식이고, THT(Through-Hole Technology)는 부품 리드가 도금 홀을 통과하도록 장착하는 방식입니다. SMT는 자동 배치와 고밀도 조립에 유리하지만, 대형 커넥터나 기계적 하중을 받는 부품은 THT 또는 혼합 조립이 적합할 수 있습니다. 칩 저항·커패시터·IC가 PCB 표면에 실장된 예시입니다. 대표적인 SMT 부품과 선택 기준 부품 주요 용도 BOM 확인 항목 칩 저항 전압 분배, 풀업, 전류 제한 저항값·허용오차·정격 전력·패키지 MLCC 커패시터 ......
레이저 PCB 분할(Depaneling): V-cut·라우터와 장단점
PCB 분할(Depaneling)은 패널에 배열된 보드를 개별 제품으로 분리하는 공정입니다. 조립이 끝난 보드를 분리할 때는 납땜부·세라믹 부품·FPC에 전달되는 기계 응력과 분진을 함께 관리해야 합니다. 레이저 분할은 집광된 빔으로 재료를 층별로 제거하는 비접촉 공정입니다. 하지만 레이저가 모든 재료에서 자동으로 무열·무탄화인 것은 아니며, 파장·펄스·출력·두께·절단 품질 조건을 조정해야 합니다. 바로 보기: 레이저 원리 · 방식 비교 · 패널 설계 · 품질·속도 레이저 Depaneling은 어떻게 작동하나요? 레이저 빔은 절단 경로에서 재료를 흡수·증발·분해시키며 여러 번 스캔해 전체 두께를 통과합니다. 흄과 입자는 추출 장치로 제거합니다. 레이어별 제거 특성 때문에 완전 절단뿐 아니라 특정 층·깊이의 미세 가공도 가능할 수 있습니다. UV·그린 등 레이저와 나노·피코초 펄스 옵션은 소재 흡수와 열영향을 다르게 만듭니다. FR-4, 폴리이미드, 세라믹, IMS·RF 재료마다 공정 조건과 가......