시스템 인 패키지(SiP)란? SoC·SoM 차이와 PCB 설계
1 분
- 시스템 인 패키지(SiP)는 어떻게 구성되나요?
- SiP vs SoC vs SoM: 무엇이 다른가요?
- 2D·2.5D·3D SiP 구조의 차이
- SiP의 장점과 한계: 작아지면 항상 유리할까요?
- SiP를 PCB에 적용할 때 확인할 7가지
- 어떤 프로젝트에 SiP가 적합할까요?
- 자주 묻는 질문
- 참고 자료
SiP(System in Package, 시스템 인 패키지·시스템급 패키지)는 여러 반도체 다이와 필요한 수동 부품을 하나의 패키지에 통합하는 방식입니다. 프로세서, 메모리, RF 회로, 전원 관리 기능 등을 가까이 배치해 작은 공간에서 하나의 시스템이나 서브시스템을 구현할 수 있습니다.
다만 SiP가 모든 기능을 반드시 포함하는 것은 아니며, 패키지 안에 기능을 통합했다고 외부 PCB 설계가 없어지는 것도 아닙니다. 이 글에서는 SiP와 SoC·SoM의 차이, 2D·2.5D·3D 구조, 실제 기판 설계에서 확인할 사항을 구분해 설명합니다.
바로 보기: SiP 구조 · SiP·SoC·SoM 비교 · 2D·2.5D·3D · PCB 적용 체크리스트
시스템 인 패키지(SiP)는 어떻게 구성되나요?
SiP의 핵심은 패키지 수준의 이종 집적입니다. 로직, 아날로그, 메모리처럼 서로 다른 공정에 적합한 다이를 각각 만든 다음 하나의 패키지 안에서 연결할 수 있습니다. 모든 기능을 같은 반도체 공정으로 다시 설계할 필요가 없다는 점이 중요한 장점입니다.
제품에 따라 MCU와 메모리만 포함할 수도 있고, RF 송수신기·필터·전원 관리 IC·수동 부품까지 통합할 수도 있습니다. 따라서 SiP라는 이름만 보고 메모리 용량, 무선 기능, 안테나, 전원 회로가 모두 들어 있다고 판단하면 안 됩니다.
내부 연결에 쓰이는 기술
- 와이어 본딩: 다이의 패드와 패키지 측 연결부를 가는 금속 와이어로 연결합니다.
- 플립칩: 다이의 연결 면을 뒤집어 범프 등으로 연결합니다.
- RDL(재배선층): 원래 다이 패드의 위치를 외부 단자나 다른 연결부에 맞게 재배치합니다.
- TSV(실리콘 관통 비아): 실리콘을 관통하는 수직 연결을 제공하며 일부 3D 집적 구조에 사용됩니다.
이 기술들이 SiP 한 개에 모두 필요한 것은 아닙니다. 패키지 크기, 신호 속도, 열 경로, 생산 수율과 비용에 맞춰 조합합니다.
SiP vs SoC vs SoM: 무엇이 다른가요?
| 구분 | 통합 단위 | 주요 특징 | 도입 시 확인할 점 |
|---|---|---|---|
| SoC | 일반적으로 하나의 다이 | CPU, 주변 장치 등 여러 기능을 칩 설계 수준에서 통합 | 외부 메모리·전원·RF 부품이 추가로 필요한지 확인 |
| SiP | 하나의 패키지 | 여러 다이와 부품을 패키지 수준에서 통합 | 내장 기능, 외부 핀, 열·전원·조립 요구사항 확인 |
| SoM | 하나의 보드 모듈 | 프로세서·메모리 등을 작은 PCB에 실장해 모듈화 | 캐리어 보드 연결, 커넥터, 크기와 장기 공급 확인 |
이 셋은 완전히 배타적인 개념이 아닙니다. SiP 내부에 SoC를 포함할 수 있고, SoM 위에 SiP를 실장할 수도 있습니다. 무선 모듈이라는 판매명만으로 SiP 여부를 판단하기보다 제조사의 블록도와 패키지 설명을 확인하세요.
보드 모듈 관점의 차이는 SoC와 SoM 비교 가이드에서도 확인할 수 있습니다.
2D·2.5D·3D SiP 구조의 차이
| 구조 | 배치 개념 | 설계에서 중요한 점 |
|---|---|---|
| 2D | 다이를 같은 평면에 나란히 배치 | 패키지 면적과 다이 간 배선 길이의 균형 |
| 2.5D | 인터포저 등 고밀도 연결 구조를 통해 다이들을 연결 | 미세 배선, 인터페이스 대역폭, 인터포저 구조와 비용 |
| 3D | 다이를 수직 방향으로 적층 | 열 배출, 적층 연결 신뢰성, 테스트와 수율 |
SiP의 장점과 한계: 작아지면 항상 유리할까요?
소형화와 연결 길이 감소
여러 IC를 PCB에 따로 배치하는 대신 패키지 안에 모으면 보드 면적과 외부 배선 수를 줄일 수 있습니다. 짧은 연결은 신호·전원 무결성에 유리할 수 있지만, 최종 성능은 패키지와 호스트 PCB의 설계에 따라 달라집니다.
기성품 도입과 맞춤형 개발은 비용 구조가 다릅니다
이미 검증된 상용 SiP를 구매하면 내부 회로를 새로 설계하는 부담을 줄일 수 있습니다. 반면 맞춤형 SiP는 다이 조달, 패키지 설계, 툴링, 시험과 수율 검증에 초기 개발비가 들어갑니다. SiP가 언제나 SoC나 개별 IC 구성보다 저렴하다고 일반화할 수는 없습니다.
외부 부품이 줄어도 PCB 층수가 늘 수 있습니다
통합으로 부품 수가 줄더라도 미세 피치 단자에서 신호를 빼내기 위해 더 많은 배선층이나 고밀도 공정이 필요할 수 있습니다. 단품 가격만이 아니라 PCB·조립·검사·재작업을 포함한 전체 비용을 비교해야 합니다.
열 관리와 교체 가능성
열원이 좁은 영역에 모이므로 패키지의 열 경로와 PCB 구리 면적을 검토해야 합니다. 완성된 SiP 내부의 다이를 사용자가 따로 교체할 수 있는 것은 아니며, 일반적인 보드 수리는 패키지 전체 교체를 전제로 합니다.
SiP를 PCB에 적용할 때 확인할 7가지
- 정확한 주문 코드: 같은 제품군이라도 메모리, 온도 등급, 핀 배치와 패키지 옵션이 다를 수 있습니다.
- 랜드 패턴과 핀 탈출 배선: 권장 패드, 볼 맵, 솔더 마스크, 비아와 배선 규칙을 실제 제조 능력과 대조합니다.
- 전원과 디커플링: 내부 PMIC나 커패시터가 있어도 외부 전원 시퀀스와 권장 디커플링 부품을 생략하지 않습니다.
- RF와 안테나: 기준 회로의 임피던스, 접지, 안테나 이격 영역을 지킵니다. 안테나 아래에 무조건 접지 구리를 채우면 안 됩니다.
- 열과 기구: 권장 방열 구조, 높이, 주변 부품 간격과 실제 부하에서의 온도를 확인합니다.
- 조립과 검사: MSL, 보관 조건, 리플로우 조건, 숨은 접합부 검사와 재작업 가능성을 조립업체와 협의합니다.
- 시험과 공급: 프로그래밍·디버그·기능 시험 접점을 확보하고 공급 기간과 대체 가능성을 검토합니다.
일부 무선 제품이 사전 시험이나 인증 자료를 제공하더라도 모든 SiP가 이에 해당하는 것은 아닙니다. 최종 기기의 안테나, 호스트 보드와 사용 조건에 따른 요구사항은 별도로 확인해야 합니다.
어떤 프로젝트에 SiP가 적합할까요?
웨어러블, 소형 센서, 무선 기기처럼 공간 제약이 크고 필요한 기능을 갖춘 상용 SiP가 있다면 좋은 후보가 됩니다. 반면 부품 대체, 개별 회로 튜닝, 수리성과 넓은 방열 면적이 중요하다면 여러 IC를 PCB에 나누어 배치하는 방식이 더 적합할 수 있습니다.
선택 순서는 간단합니다. 먼저 필요한 기능과 인터페이스를 정하고, 상용 제품의 공급·패키지·열 조건을 확인한 뒤, 호스트 PCB를 실제로 배선할 수 있는지 검토하세요. 맞춤형 패키지 개발은 이와 별개의 전문 개발 프로젝트입니다.
상용 SiP를 실장할 호스트 PCB를 준비 중이라면 보드 크기, 층수, 배선·비아 조건부터 비교해 보세요. 미세 피치 구조의 제작·조립 가능 여부는 실제 사양으로 확인해야 합니다.
자주 묻는 질문
SiP와 WLP는 같은 기술인가요?
같지 않습니다. SiP는 여러 기능을 패키지에 통합하는 관점이고, WLP는 웨이퍼 수준에서 패키징하는 공정·플랫폼을 가리킵니다. 웨이퍼 레벨 기술로 SiP를 구현할 수 있으므로 서로 겹칠 수 있습니다.
SiP를 쓰면 RF 설계가 필요 없나요?
내부 RF 회로 설계 부담은 줄어들 수 있지만, 외부 안테나 연결, 전원 노이즈, 접지와 기구 간섭 검토는 여전히 중요합니다. 제조사가 제시하는 레이아웃과 이격 규칙을 따라야 합니다.
PCB 제작 서비스로 맞춤형 SiP도 만들 수 있나요?
일반적인 PCB 제조·SMT 조립과 반도체 다이 패키징은 다른 공정입니다. 이 글의 PCB 견적 안내는 상용 패키지를 장착하는 호스트 보드에 관한 것이며, 맞춤형 SiP 제조를 의미하지 않습니다.
참고 자료
지속적인 성장
웨이퍼 레벨 패키징(WLP): 팬인·팬아웃·WLCSP 차이
웨이퍼 레벨 패키징(WLP, Wafer-Level Packaging)은 웨이퍼 수준에서 재배선층과 외부 연결 구조 등을 형성하는 반도체 패키징 기술입니다. 작은 패키지와 짧은 연결 경로를 구현하는 데 활용되며, 팬인 WLCSP와 팬아웃 WLP가 대표적인 방식입니다. 중요한 차이는 다이 경계 안에서 단자를 구성하는지, 다이 바깥 영역까지 배선을 확장하는지입니다. 또한 모든 WLP가 원래 웨이퍼를 자르기 전에 완성되는 것은 아닙니다. 팬아웃 공정에서는 잘라 낸 다이를 재배치해 재구성 웨이퍼를 만드는 방식도 사용합니다. 바로 보기: 팬인·팬아웃 비교 · 구조와 공정 · BGA·플립칩·SiP와 차이 · PCB 설계 체크리스트 패키징 단위의 차이를 설명하는 AI 생성 개념 이미지입니다. 실제 생산 설비나 특정 제조 공정의 사진은 아닙니다. 팬인 WLCSP와 팬아웃 WLP의 차이 구분 팬인 WLCSP 팬아웃 WLP 외부 단자 영역 대체로 다이 면적 안에 배치 다이 바깥 영역으로 재배선 확장 가능 패키지 ......
SOIC 패키지란? SOP 차이·치수·PCB 풋프린트 확인법
SOIC(Small Outline Integrated Circuit)는 본체 양쪽에 갈매기 날개 모양의 걸윙 리드가 있는 표면실장형 IC 패키지입니다. 연산 증폭기, 인터페이스 IC, 메모리, 전원 관련 부품 등에서 볼 수 있으며, 노출된 리드 덕분에 접합부 관찰과 재작업이 비교적 수월한 편입니다. 하지만 “SOIC-8”이라는 이름만으로 PCB 풋프린트를 정하면 안 됩니다. 핀 수가 같아도 본체 폭, 리드 끝 사이 거리, 피치와 노출 패드 유무가 다를 수 있습니다. 이 글에서는 SOIC와 SOP·TSSOP의 차이, 치수 읽는 법, PCB 및 SMT 조립 체크리스트를 정리합니다. 바로 보기: 치수 확인 · SOP·TSSOP 비교 · 풋프린트 설계 · 조립·방열 SOIC 패키지 외형을 설명하는 이미지입니다. 실제 리드 형상과 PCB 치수는 부품 데이터시트의 패키지 도면을 기준으로 합니다. SOIC-8 치수: 핀 수 다음에 무엇을 봐야 하나요? SOIC-8의 8은 리드 수를 나타내지만, 패키지 전체......
시스템 인 패키지(SiP)란? SoC·SoM 차이와 PCB 설계
SiP(System in Package, 시스템 인 패키지·시스템급 패키지)는 여러 반도체 다이와 필요한 수동 부품을 하나의 패키지에 통합하는 방식입니다. 프로세서, 메모리, RF 회로, 전원 관리 기능 등을 가까이 배치해 작은 공간에서 하나의 시스템이나 서브시스템을 구현할 수 있습니다. 다만 SiP가 모든 기능을 반드시 포함하는 것은 아니며, 패키지 안에 기능을 통합했다고 외부 PCB 설계가 없어지는 것도 아닙니다. 이 글에서는 SiP와 SoC·SoM의 차이, 2D·2.5D·3D 구조, 실제 기판 설계에서 확인할 사항을 구분해 설명합니다. 바로 보기: SiP 구조 · SiP·SoC·SoM 비교 · 2D·2.5D·3D · PCB 적용 체크리스트 시스템 인 패키지(SiP)는 어떻게 구성되나요? SiP의 핵심은 패키지 수준의 이종 집적입니다. 로직, 아날로그, 메모리처럼 서로 다른 공정에 적합한 다이를 각각 만든 다음 하나의 패키지 안에서 연결할 수 있습니다. 모든 기능을 같은 반도체 공정으로 다......
SMD 저항값 표: 102·103·104·472와 무표기 저항 측정
SMD 저항값을 빠르게 확인하려면 102는 1kΩ, 103은 10kΩ, 104는 100kΩ, 472는 4.7kΩ으로 읽으면 됩니다. 아래 표에서 흔한 마킹을 찾고, 글자가 없거나 측정값이 다를 때는 회로도·BOM과 멀티미터 결과를 함께 확인하세요. 이 글은 작업대에서 바로 사용하는 저항값 표와 측정·대체 절차를 중심으로 정리했습니다. 마킹이 같아도 허용오차, 전력과 정격 전압이 같다는 뜻은 아닙니다. 바로 이동: 저항값 표 · 자주 찾는 값 · 패키지 크기 · 무표기 측정 · 대체 부품 SMD 저항값 표: 숫자·R·EIA-96 마킹 일반적인 SMD 마킹과 공칭 저항값 마킹 저항값 읽는 기준 0 / 000 / 0000 0Ω 점퍼 실제 허용 전류와 저항은 별도 확인 R10 0.10Ω R을 소수점으로 사용 0R22 0.22Ω R을 소수점으로 사용 4R7 4.7Ω R을 소수점으로 사용 100 10Ω 10 × 1 220 22Ω 22 × 1 330 33Ω 33 × 1 470 47Ω 47 × 1 680 6......
SMD 저항 코드 읽는 법: 3자리·4자리·EIA-96 전체 표
SMD 저항 코드는 숫자 또는 숫자·문자 조합으로 공칭 저항값을 표시합니다. 3자리 코드는 앞 두 숫자에 10의 거듭제곱을 곱하고, 4자리 코드는 앞 세 숫자에 배수를 적용합니다. EIA-96은 두 자리 숫자를 기준값 표에서 찾은 뒤 문자 배수를 곱하는 방식입니다. 예를 들어 103 = 10kΩ, 1002 = 10kΩ, 01C = 10kΩ입니다. 서로 다른 표기가 같은 저항값을 나타낼 수 있지만, 마킹만으로 전력·정격 전압·온도 계수까지 알 수는 없습니다. 바로 이동: 3자리 · 4자리 · R 표기 · EIA-96 전체 표 · 허용오차 3자리 SMD 저항 코드 읽는 법 숫자 세 자리의 일반적인 해석식은 앞 두 자리 × 10마지막 자리 Ω입니다. 마지막 숫자는 Ω 단위의 숫자를 그대로 이어 쓰라는 뜻이 아니라 10의 지수입니다. 코드 계산 저항값 100 10 × 10⁰ 10Ω 101 10 × 10¹ 100Ω 102 10 × 10² 1kΩ 103 10 × 10³ 10kΩ 220 22 × 10⁰ 2......
SMD 트랜지스터 코드 식별법: BJT·MOSFET 구별과 대체 부품 선택
SOT-23처럼 작은 패키지에는 트랜지스터의 전체 부품 번호 대신 짧은 마킹만 인쇄되는 경우가 많습니다. J3Y, 1AM 또는 K72 같은 문자만 보고 바로 부품을 주문하면 위험합니다. 표면 마킹은 제조사·패키지·로트 표시와 함께 읽어야 하는 단서이며, 회로 연결과 데이터시트로 최종 확인해야 합니다. SMD 트랜지스터를 빠르게 확인하는 순서 확대경·현미경으로 모든 문자, 점, 방향 표시를 기록합니다. 패키지 치수와 단자 수를 측정합니다. PCB에서 각 핀이 전원, GND, 부하, MCU 중 어디에 연결되는지 추적합니다. BJT인지 MOSFET인지 회로 구성과 멀티미터 측정으로 후보를 좁힙니다. 제조사 데이터시트에서 마킹, 핀 배열, 정격 및 풋프린트를 대조합니다. 원문의 대형 ‘코드=부품 번호’ 표는 동일 마킹의 제조사별 차이를 반영하지 못합니다. 아래는 해당 제조사의 공식 데이터시트에서 확인한 예시이며, 다른 회사 제품에 일반화할 수 없습니다. 제조사·부품 공식 마킹 예시 패키지·종류 확인 ......