GPT-6 Astra의 KiCad PCB 설계 사례: 회로도·검증 결과 살펴보기

GPT-6 Astra가 만든 PCB는 겉보기에는 단순할 수 있습니다. 그러나 제대로 된 KiCad 기본 프로젝트에는 배선된 보드뿐 아니라 회로도, 라이브러리, 풋프린트, 부품 연결 정보가 서로 일치해야 합니다.

이 사례에서는 TPA3116D2 스테레오 증폭기 프로젝트를 KiCad에서 구성·검증하면서 외관상 맞는 PCB보다 일관된 기본 프로젝트에 초점을 맞췄습니다.

이 글에서 확인할 내용:

• OpenAI가 실제로 공개한 GPT-6 Astra와 KiCad 관련 내용
• 네 줄의 요구사항에서 2층 PCB 프로젝트로 이어진 과정
• 규칙 제외 항목 없이 회로도 대응 문제 46건을 해결한 방법
• ERC·DRC 위반 0건으로 알 수 있는 것과 없는 것

GPT-6 Astra KiCad PCB 설계: 10단계 작업 순서

먼저 전체 과정을 간단히 살펴봅니다.

시작 전 준비

• 파일 접근과 앱 조작이 가능한 데스크톱 에이전트 환경. 일반 채팅창만으로는 KiCad를 직접 조작할 수 없습니다.
• KiCad 10.0 이상과, 사용할 계획이라면 로컬 자동 배선기.
• 데이터시트와 참고 설계를 넣은 하나의 프로젝트 폴더.

10단계 요약

1. 데이터시트와 참고 파일을 한 프로젝트 폴더에 모으고 GPT-6 Astra에 접근 권한을 줍니다.
2. 전원 전압, 채널 수, 부하 임피던스, 부품 실장 방식, 크기 제한을 한 메시지에 명시합니다.
3. 참고 설계를 그대로 복사하지 말고 현재 데이터시트 개정판과 비교합니다.
4. 기본 시트와 두 번째 시트에 편집 가능한 KiCad 기본 객체로 회로도를 작성합니다.
5. 배치 전 각 풋프린트의 1번 핀, 패드 번호, 극성, 방향과 주문 가능 여부를 확인합니다.
6. 실제 주문 조건에 맞춘 설계 규칙을 설정하고 고정된 보드 외곽선 안에 부품을 배치합니다.
7. 전원, 부트스트랩, 스위칭 연결 등 중요 구리부터 정의하고 잠급니다.
8. 자동 배선기로 남은 저전류 네트를 처리한 뒤 구리 영역을 다시 채우고 중요 구리가 유지됐는지 확인합니다.
9. 필요한 라이브러리를 프로젝트와 함께 묶고 회로도 부품이 올바른 PCB 풋프린트에 연결되는지 검사합니다.
10. ERC, DRC, 미연결 항목, 회로도-PCB 대응을 함께 검사한 뒤 Gerber, 드릴, BOM, 배치 파일을 내보냅니다.

OpenAI가 공개한 GPT-6 Astra의 KiCad 작업은 무엇인가요?

OpenAI는 GPT-6 Astra가 KiCad에서 PCB 레이아웃을 수행하는 편집 영상을 공개했습니다. 그러나 그 페이지의 설명 범위를 넘어서는 기능을 공식 발표한 것은 아니므로 표현을 구분해야 합니다.

영상 설명은 기존 전자 회로도를 바탕으로 부품 배치와 구리 배선을 수행해 제조 가능한 PCB로 바꾸는 15초 요약 재생이라고 설명합니다. 아래 표는 원문이 구분한 주장과 근거입니다.

컴퓨터 사용 능력과 KiCad 통합은 다릅니다

컴퓨터 사용 방식에서는 모델이 화면을 보고 마우스와 키보드 동작을 실행합니다. 별도의 배선 엔진이나 DRC가 모델 안에 있는 것이 아니라 기존 KiCad의 도구를 사용자처럼 조작합니다. 따라서 이 시연만으로 OpenAI와 KiCad 사이의 코드 통합, 플러그인 또는 제휴 관계를 추론할 수는 없습니다.

15초 영상에 나오지 않는 작업

영상 설명은 이미 존재하는 회로도에서 시작합니다. 다음 작업은 화면 밖에 있습니다.

• 회로도 작성: 심볼 선택, 핀 유형, 네트 정의.
• 부품 선택: 패키지, 전압 정격, 공급업체 확인.
• 규칙 위반 해결: 배치된 PCB의 설계 규칙 검사.
• 프로젝트 구조: 라이브러리, 회로도-PCB 연결, 다른 컴퓨터로 옮겼을 때의 호환성.
• 제조 파일: Gerber, 드릴, 배치 데이터와 공장 검토.

KiCad PCB 프로젝트에서 GPT-6 Astra가 수행한 작업

저자는 TPA3116D2 스테레오 증폭기 프로젝트를 새로 시작하면서 전기적 요구사항과 참고 파일을 제공했습니다. 목표는 단일 12 V 전원, 스테레오 라인 입력, 4 Ω 스피커 출력 두 채널, SMD 부품만 사용하는 소형 보드였습니다.

원문이 기록한 작업 범위:

• 회로 개발: 데이터시트와 참고 자료에서 회로를 추출하고 연결 전에 값·패키지·핀 할당을 확인했습니다.
• 풋프린트 검증: 제조업체 도면과 패드 번호, 극성, 회전 방향, 랜드 치수를 비교했습니다.
• 부품 배치: 44 × 34 mm 2층 외곽선 안에 입력, 증폭기, 전원 바이패스, 출력 필터를 배치했습니다.
• 배선: 전원·부트스트랩·스위칭 연결을 먼저 정의하고 보호한 다음 로컬 Freerouting으로 나머지 저전류 네트를 연결했습니다.
• 기본 프로젝트와 릴리스: 연결된 회로도 시트 두 장을 구성하고 라이브러리를 묶어 검사·제조 파일 내보내기를 수행했습니다.

KiCad에는 배선된 PCB와 다시 채울 수 있는 그라운드 영역이 있었고 최종 프로젝트에는 서로 연결된 회로도 시트 두 장이 추가됐습니다. 보드가 열리는 것만으로 릴리스가 완성되지는 않습니다. 회로도, PCB, 라이브러리, 연결 정보가 일치해야 합니다.

이 보드에는 풋프린트 인스턴스 45개와 SMD 패드 120개가 있으나 실제 실장 부품은 40개입니다. J1~J4와 TP1은 배선·테스트 패드이므로 BOM과 배치 파일에서 제외했습니다.

프로젝트에 사용한 프롬프트

기록된 요청은 여섯 개입니다. 아래의 영어 문장은 실제 프롬프트 기록을 보존하기 위해 번역하지 않았습니다.

이 요청들 사이에서 회로 결정, 배선 수정, 검증이 진행됐습니다.

KiCad 10.0.4에서 편집 가능한 회로도 만들기

소자의 데이터시트를 회로 기준으로 사용했습니다. GPT-6 Astra는 참고 자료의 회로를 이미지로 붙이는 대신 실제 심볼, 핀, 선, 네트 라벨로 된 KiCad 기본 회로도로 다시 만들었습니다.

회로도가 편집 가능한 객체로 남아 KiCad의 전기적 검사와 PCB 비교에 사용할 수 있었습니다. 겉보기에는 맞는 회로도에도 잘못되거나 빠진 연결이 있을 수 있으므로 데이터시트를 독립적인 기준으로 사용했습니다.

기본 시트: 입력·전원·제어

기본 시트에는 증폭기, 전원 바이패스, 설정 저항이 있습니다. 2.2 µF X7R 커패시터 네 개가 양쪽 신호 입력과 기준 입력을 AC 결합하며 C2와 C4는 J2 근처의 입력 그라운드로 돌아갑니다.

전원 바이패스는 세 대역으로 나뉩니다.

• 벌크: 100 µF·25 V 저ESR 커패시터 두 개가 소자 가까이에 전하를 공급합니다.
• 중간 주파수: 각 PVCC 핀 쌍의 전원 핀 가까이에 100 nF를 배치합니다.
• 고주파: 각 PVCC 쌍에 1 nF를 추가하고 아날로그 전원인 AVCC 17번 핀에 별도 100 nF를 둡니다.

저항 세 개와 패드 하나가 동작을 설정합니다. R2의 5.6 kΩ은 이득 20 dB 설정을 선택합니다. R1과 R3의 100 kΩ은 연결된 SDZ·FAULTZ 풀업과 MUTE 유지에 사용됩니다.

그림: 스테레오 입력, U1, 전원 바이패스, 제어 회로가 포함된 기본 시트.

두 번째 시트: 부트스트랩·출력 필터·스피커 패드

Output_Filters.kicad_sch라는 두 번째 시트에 반복되는 회로를 모아 두 페이지 모두 읽기 쉽게 했습니다. 출력 경로마다 10 µH 인덕터 뒤에 680 nF 커패시터와 1 nF 바이패스가 있습니다. 3.3 Ω과 10 nF 직렬 가지는 그라운드로 돌아가 필터의 링잉을 줄입니다.

그림: 부트스트랩 커패시터, 네 LC 출력 경로, 스피커 패드를 모은 하위 시트.

220 nF 부트스트랩 커패시터 네 개도 이 시트에 있습니다. 연결 쌍을 잘못 정하면 외관 검사로는 발견하기 어렵습니다. 왼쪽 채널은 BSPL 24-OUTPL 23 및 BSNL 20-OUTNL 21, 오른쪽 채널은 BSPR 30-OUTPR 29 및 BSNR 26-OUTNR 27입니다. 한 채널에서 쌍을 바꾸면 전기적 오류입니다.

규칙 제외 없이 회로도 대응 문제 46건 해결

첫 KiCad 대응 검사에서 46건이 나왔습니다. 주로 Manufacturer와 Rating 필드 누락, 의도적으로 연결하지 않은 SYNC 핀의 표현 문제였습니다. 배선이나 간격 오류는 아니며 PCB 형상이 맞아도 회로도와 부품 데이터가 완전히 일치하지 않을 수 있음을 보여 줍니다. 보고서를 통과시키려고 새 예외를 추가하지 않고 원본 데이터를 수정했습니다.

KiCad 풋프린트·라이브러리·부품 연결 관리

다른 컴퓨터에서 열 수 있는 프로젝트를 만들려면 심볼과 풋프린트도 함께 이동해야 합니다. 필요한 정의를 개인 라이브러리 대신 프로젝트 폴더에 넣었습니다.

1. 로컬 라이브러리와 프로젝트 라이브러리 테이블

모든 항목은 프로젝트 안에서 확인되므로 프로젝트를 만든 컴퓨터에만 의존하지 않습니다.

• TPA3116_Native.kicad_sym: GND, AVCC, PVCC를 전원 입력으로 명시하는 등 핀의 전기적 유형을 지정한 프로젝트 심볼.
• TPA3116_SMD.pretty: 보드의 45개 풋프린트 인스턴스에 대응하는 랜드 패턴 45개.
• sym-lib-table, fp-lib-table: ${KIPRJMOD}를 이용해 두 라이브러리를 프로젝트 상대 경로로 찾습니다.

핀 유형이 정확해야 ERC가 의미 있는 검사를 할 수 있습니다. 모든 핀을 수동형으로 두고 ERC를 통과하는 것보다 전원 핀을 전원 입력으로 지정한 뒤 통과하는 결과가 더 유용합니다.

2. 부품 연결과 3D 모델 경로

구리층 화면에는 보이지 않지만 두 종류의 연결이 회로도와 PCB를 묶습니다.

• 회로도 UUID 경로: 각 심볼을 정확한 풋프린트에 연결합니다.
• 프로젝트 상대 경로의 3D 모델 링크 40개: 부품 모델을 프로젝트 폴더에 연결합니다.

링크가 유지돼야 회로도를 변경할 때 올바른 PCB 부품을 수정합니다. 링크가 끊어지면 도구가 기존 부품을 교체 대상으로 인식할 수 있습니다.

3. 별도 폴더에서 프로젝트 이동성 시험

기본 프로젝트 파일, 로컬 라이브러리 두 개, 모델 파일을 다른 폴더로 복사하고 ERC와 DRC, 회로도 대응 검사를 다시 실행했습니다. 위반 0건, 미연결 0건, 대응 문제 0건이었고 절대 경로나 누락된 라이브러리는 없었습니다.

KiCad 검사 결과가 실제로 증명하는 범위

검사에서는 회로도와 보드의 전기적 일치, 그리고 재사용한 레이아웃 형상이 바뀌지 않았는지를 별도로 확인했습니다.

독립적인 비교가 중요했습니다. 두 파일이 서로 일치해도 같은 오류를 공유할 수 있으므로 120개 핀-패드 연결을 원래 저장된 사양과 다시 비교했습니다.

무시 설정된 KiCad DRC·ERC 항목

위반 0건은 활성화된 검사에만 적용됩니다.

• DRC에서 무시한 5개 범주: 누락된 코트야드, 중심에서 벗어난 비아 끝점, 튜닝 프로파일 형상, 풋프린트 필터 불일치, 부품 유형 불일치.
• ERC에서 무시한 4개 범주: 단독 글로벌 라벨, 4방향 접합, SPICE 모델 문제, 풋프린트 필터.

비활성화된 항목은 오류를 보고할 수 없으므로 이 아홉 범주는 검사 결과의 일부로 함께 읽어야 합니다.

명령줄에서 검사를 실행한 이유

처음 앱을 실행하는 요청이 시간 초과돼 KiCad 명령줄 도구로 검사와 CAD 내보내기를 수행했습니다. 이후 PCB 편집기에서 완성 보드를 열었고 상태 영역의 수치는 저장된 보고서와 같았습니다.

그림: 상태 표시줄에 패드 120개, 비아 51개, 트랙 선분 253개, 미배선 0건이 나타난 KiCad PCB 편집기.

KiCad에서 부품 배치·구리 영역·DRC 관리

이 KiCad 프로젝트에는 각 구리층에 하나씩 다시 채울 수 있는 그라운드 영역 두 개가 있습니다. EasyEDA 버전에서는 변환 방식 때문에 같은 구리가 고정 채움 영역 28개로 바뀌었습니다. EasyEDA가 기본 구리 영역을 지원하지 않는다는 뜻은 아닙니다. 해당 가져오기에서도 수정 전 연결 관계 불일치 50건이 보고됐습니다.

KiCad에서 부품을 이동하면 달라지는 것

다시 채울 수 있는 영역과 고정 영역은 수정 시 동작이 다릅니다. 어느 경우든 작업 후 검사를 다시 해야 합니다.

• 부품 이동: 다시 채울 수 있는 영역은 다음 채움에서 간격을 새로 만들지만 고정 영역은 재구성할 때까지 기존 빈 공간을 유지합니다.
• 회로도 변경: Update PCB from Schematic(보통 F8)으로 연결된 부품에 변경을 적용하기 전에 변경 목록을 검토합니다.
• 수정 후 확인: 구리 영역을 다시 채운다고 끊어진 트랙이나 길어진 리턴 경로가 자동으로 고쳐지는 것은 아니므로 ERC, DRC, 대응 검사를 다시 실행합니다.

그림: 앞면 배선과 구리 영역 간격을 보여 주는 KiCad 상단 구리층 출력.

추가 편집은 복사본에서 하고 검사를 통과한 릴리스는 기준 버전으로 보관합니다. 영역 채우기, PCB 업데이트, 계층 구조 기능은 KiCad 10 설명서를 확인할 수 있습니다.

KiCad Gerber와 조립 데이터 내보내기

검사를 통과한 기본 보드에서 제조 데이터를 새로 내보냈습니다. 따라서 중간 버전이 아니라 검사 대상과 같은 설계의 아트워크입니다.

제조 파일 구성:

• 아트워크 9개 레이어: 양면 구리·솔더 마스크·실크, 상단·하단 페이스트, 외곽선. 실크에서는 마스크 개구 부분을 제외했습니다.
• Excellon 드릴 파일 2개: 도금 홀과 비도금 홀을 mm 단위로 드릴 파일 원점 기준으로 별도 기록했습니다.
• 드릴 보고서: 0.30 mm 도금 홀 51개, 비도금 홀 0개. 모두 층간 연결 비아입니다.
• 배치·BOM: 배치 파일에는 상단 실장 SMD 부품 40개가 있고 기본 BOM에는 제조업체, MPN, 정격 필드가 있습니다.

배치 좌표는 mm 단위이며 X는 오른쪽, Y는 위쪽이 양의 방향입니다. 보드 왼쪽 위가 원점이므로 Y 값은 음수입니다. 회전 각도 규칙은 조립업체와 확인해야 합니다.

그림: 참조 지정자와 상단 방열판 예약 영역을 표시한 조립층 출력.

KiCad DRC 통과가 제조 가능성을 보장하지 않는 이유

DRC는 설계에 입력한 규칙을 확인합니다. 제조 검토는 특정 공장이 실제로 만들 수 있는지 확인합니다. 둘 다 제약 조건이 올바르지 않으면 충분하지 않습니다.

보드 제조 검토 항목

1. 스택업과 동박 두께: 배선 폭은 공칭 1.6 mm FR-4와 1 oz 동박을 전제로 하므로 완성 동박 두께가 달라지면 전류·열 가정도 다시 확인해야 합니다.
2. 환형 링과 드릴: 0.60 mm 비아 패드의 0.30 mm 드릴 홀은 0.15 mm 환형 링을 남깁니다. PCB 제조 사양과 대조합니다.
3. 마스크·페이스트: 솔더 마스크 확장값은 패드 가장자리당 0.05 mm이며 배선·테스트 패드에는 의도적으로 페이스트 개구가 없습니다.

조립과 실물 검증 항목

1. 조립 가능성: C11의 좁은 코트야드 간격, 인덕터 몸체 사이 거리, 방열판 배제 영역은 조립 사양 검토가 필요합니다.
2. 방열: 적절한 상단 방열판 또는 스프레더가 필요하지만 이 릴리스에는 모델링하지 않았습니다.
3. 전기적 검증: 커패시터의 DC 바이어스·리플 정격, 전원 여유, 배선 스트레인 릴리프는 Rev A 시제품에서 확인해야 합니다.

DFM 분석과 설계 검증은 완료된 단계가 아니라 다음 단계입니다. 이 프로젝트에는 DFM 업로드, 공장 검토, 견적, 주문이 포함되지 않았습니다.

그림: 프로젝트에서 만든 단순화된 모델의 KiCad 3D 화면. 방열판을 장착하거나 기구 간섭을 확인하지 않았습니다.

보드는 제작·조립·측정하지 않았으므로 출력, 온도, 전자파 특성이 검증되지 않았습니다. TPA3116D2 데이터시트의 2 × 50 W 표기를 12 V 보드의 출력 정격으로 해석해서는 안 됩니다.

결론

이 사례는 유효한 보드 파일과 일관된 KiCad 기본 프로젝트가 서로 다르다는 점을 보여 줍니다. 핵심은 회로도, 부품 데이터, 풋프린트, PCB의 일치 여부였습니다. Coilcraft 인덕터와 Panasonic 커패시터 등 선택한 부품도 실제 주문 번호와 대조해야 합니다.

AI는 회로도 작성, 레이아웃, 프로젝트 재구성을 빠르게 할 수 있지만 엔지니어링 검증을 대신하지는 못합니다. GPT-6 Astra, Flux.ai 등 어떤 도구를 사용하든 주문 전에 기본 프로젝트, 실제 부품, 제조업체의 공정 한계를 확인해야 합니다.

GPT-6 Astra와 KiCad FAQ