고성능 PCB를 위한 PCB 트레이스 간격 최적화

최초 게시일 Oct 16, 2026, 업데이트 되였습니다. Oct 16, 2026

2 분

PCB 트레이스 간격 규칙에 영향을 미치는 주요 요인
PCB 클리어런스 업계 표준: IPC-2221과 그 밖의 표준
PCB 트레이스 간격을 계산하고 최적화하는 방법
제조업체 역량 살펴보기: JLCPCB가 최선의 선택인 이유
PCB 트레이스 간격 최적화에 관한 자주 묻는 질문

핵심 요약

트레이스 간격과 클리어런스의 차이: 트레이스 간격은 같은 층에 있는 구리 도체 사이의 가장자리 간 거리이며, 클리어런스는 트레이스와 기판 가장자리, 장착 홀 등 트레이스가 아닌 요소 사이의 더 넓은 안전 영역을 포괄합니다.

3W 규칙: 고속 신호의 경우 중심선 간 거리를 트레이스 폭의 3배 이상(가장자리 간 간격 2W)으로 유지하면 크로스토크를 최대 70%까지 줄일 수 있습니다.

IPC-2221 표준: 업계 표준 클리어런스 값은 전압 수준, 고도, 그리고 도체가 내층에 있는지, 코팅되지 않은 외층에 있는지, 솔더 마스크로 코팅된 외층에 있는지에 따라 달라집니다.

제조 한계의 중요성: 트레이스 간격을 지나치게 좁히면 화학 에칭 과정에서 구리 브리지와 슬리버가 생길 위험이 커지며, 이는 생산 수율과 신뢰성에 직접적인 영향을 미칩니다.

JLCPCB의 제조 역량: JLCPCB는 다층 설계에서 최소 트레이스 폭과 간격을 3.5mil(0.09mm)까지 지원하며, 최적의 수율과 비용을 위해 4mil을 권장 생산 기준으로 제시합니다.

현대 하드웨어 엔지니어링에서는 더 작은 폼 팩터와 더 높은 데이터 전송 속도를 향한 끊임없는 요구로 인해 PCB 설계 방식이 근본적으로 바뀌었습니다. 신호 주파수가 기가헤르츠 대역에 들어서고 전력 밀도가 높아지면서, 한때 무시해도 될 기생 현상으로 여겨졌던 전기적 특성들이 이제는 성능을 좌우하는 핵심 병목이 되었습니다.

이러한 패러다임 전환의 한가운데에 있는 것이 바로 PCB 트레이스 간격입니다. 기판 위 구리 배선의 간격을 어떻게 설정하느냐에 따라 전자 시스템이 완벽하게 작동할 수도 있고, 심각한 신호 열화, 의도치 않은 전기 아크, 또는 값비싼 제조 불량으로 이어질 수도 있습니다. PCB 트레이스 폭과 간격 관리는 더 이상 EDA(전자 설계 자동화) 소프트웨어에서 거치는 일상적인 점검 절차에 그치지 않습니다. 물리적 레이아웃과 실제 산업 제조 현실을 잇는 핵심 최적화 과정입니다.

트레이스 간격(구리 도체 사이의 가장자리 간 거리)과 클리어런스(트레이스와 트레이스가 아닌 요소 사이의 안전 영역)를 시각적으로 비교한 그림입니다.

트레이스 간격과 클리어런스의 차이

PCB 트레이스 간격

정의
PCB의 같은 층에 있는 서로 다른 두 구리 도체 사이의 가장자리 간 공기 또는 유전체 거리입니다.
목적
크로스토크와 기생 상호작용, 그리고 화학 에칭 중 발생하는 구리 브리지를 방지합니다.

클리어런스

정의
PCB 레이아웃 규칙 안에서 정의되는 더 넓은 개념의 안전 영역으로, 도전성 트레이스와 트레이스가 아닌 요소 사이의 최소 공간 간격을 포괄합니다.
목적
비도금 관통홀(NPTH), 기판의 기계적 가장자리, 장착 하드웨어, 부품 패드로부터 안전하게 절연되도록 보장합니다.

PCB 설계에서 트레이스 폭과 간격의 역할

올바른 PCB 트레이스 폭과 간격을 선택하는 일은 열 용량, 임피던스 목표, 라우팅 공간 사이에서 섬세하게 균형을 맞추는 작업입니다. 트레이스 폭은 주로 해당 네트의 전류 용량 요구 사항과 최대 허용 온도 상승에 따라 결정되며, 이는 IPC-2152 표준으로 계산합니다.

반면 트레이스 사이의 간격은 전압 절연과 전자기 결합을 좌우합니다. 밀집된 BGA 팬아웃에 맞추기 위해 트레이스 폭을 좁힐 때는 균일한 특성 임피던스를 유지할 수 있도록 인접한 PCB 트레이스 간격도 함께 조정해야 합니다. 이 공간 비율이 흐트러지면 국부적인 임피던스 불연속이 생기고, 신호 반사가 발생해 고속 디지털 신호 파형이 열화됩니다.

PCB 트레이스 간격 규칙에 영향을 미치는 주요 요인

효과적인 PCB 클리어런스 규칙 체계를 수립하려면, 에폭시-유리 기재 속에 매립된 구리에 전류가 흐를 때 일어나는 물리적 현상을 깊이 이해해야 합니다.

절연 파괴는 인접한 트레이스 사이의 전기장이 기판 소재의 절연 내력을 초과할 때 발생하며, 영구적인 단락을 일으킵니다.

전압 수준과 절연 파괴

PCB 트레이스 간격을 엄격하게 지켜야 하는 가장 근본적인 이유는 절연 파괴를 막기 위해서입니다. 인접한 두 트레이스 사이에 상당한 전위차(전압)가 존재하면 절연 간격을 가로질러 전기장이 형성됩니다. 이 전기장의 세기가 기판 소재의 절연 내력(일반적인 표준 FR-4의 경우 약 20kV/mm~30kV/mm)을 넘어서면 소재가 파괴될 수 있습니다.

그 결과 탄화 트래킹이나 직접적인 전기 아크가 발생해 영구적인 단락과 기판의 물리적 파손으로 이어집니다.

고속 신호에서의 크로스토크와 기생 커패시턴스

고속 디지털 아키텍처에서 나란히 배치된 트레이스는 의도치 않은 분포 커패시터나 변압기처럼 동작합니다. 크로스토크는 공격 네트(스위칭 중인 네트)가 만들어 내는 전자기장이 인접한 피해 네트로 에너지를 결합시킬 때 발생합니다.

3W 규칙

크로스토크를 줄이기 위해 고속 레이아웃 설계에서는 3W 규칙을 적용합니다. 이 원칙은 트레이스 중심선 간 거리가 트레이스 하나의 폭의 최소 3배(3W)가 되어야 한다는 것으로, 안쪽 가장자리 사이의 실제 PCB 트레이스 간격이 트레이스 폭의 2배(2W) 이상이어야 한다는 의미입니다. 이러한 공간적 분리를 지키면 상호 인덕턴스와 기생 커패시턴스가 줄어들어, 발생할 수 있는 크로스토크를 최대 70%까지 효과적으로 제거할 수 있습니다.

제조 불량 위험: 구리 슬리버와 브리지

산업 제조 관점에서 보면, PCB 트레이스 간격을 보수적인 기준 이하로 줄이는 것은 심각한 수율 위험을 초래합니다. PCB 제조의 포토리소그래피 인쇄와 이어지는 화학 에칭 단계에서는 보호되지 않은 구리를 녹이기 위해 액상 에칭액을 기판에 분사합니다.

트레이스 간격이 지나치게 좁으면 표면 장력 때문에 에칭액이 갇혀 구리 브리지(단락)가 생기거나, 떨어져 나간 구리 슬리버가 조립 중에 이동할 수 있습니다.

두 트레이스 사이의 간격이 지나치게 좁으면 표면 장력으로 인해 에칭액이 갇혀 에칭이 불완전하게 이루어질 수 있습니다. 이는 구리 브리지(직접적인 단락) 또는 불안정한 구리 슬리버(떨어져 떠다니는 미세한 구리 조각으로, 조립 중 이동해 주변 연결부를 단락시킬 수 있음)로 나타납니다.

환경 조건(오염도와 습기)

밀폐되고 온습도가 제어되는 서버 섀시 내부에서 작동하는 회로 기판은 대기 중 습기, 염수 분무, 도전성 먼지에 노출되는 산업용·차량용 센서보다 훨씬 적은 간격으로도 충분합니다. 환경 오염 물질은 기판 소재의 실질적인 표면 저항을 낮춥니다. 흡습은 전기화학적 마이그레이션(덴드라이트 성장)을 촉진하는데, 이는 전기적 바이어스가 걸린 상태에서 미세한 구리 가지가 트레이스 간격을 가로질러 서서히 자라나 결국 회로를 단락시키는 현상입니다. 고품질 액상 감광성(LPI) 솔더 마스크는 이러한 환경적 위험을 막는 중요한 물리적 장벽 역할을 합니다.

PCB 클리어런스 업계 표준: IPC-2221과 그 밖의 표준

전문적인 하드웨어 설계에서는 간격 값을 추측으로 정하지 않고, IPC(Association Connecting Electronics Industries)가 수립한 경험적 기준 체계를 따릅니다.

IPC-2221 표준 표 개요

기판 형상을 규정하는 기본 문서는 IPC-2221B(인쇄 기판 설계에 관한 일반 표준)입니다. 6.3절에서는 전압, 대기 고도, 그리고 도체가 내층에 있는지, 보호되지 않은 외층에 있는지, 영구 솔더 마스크로 코팅된 외층에 있는지에 따라 최소 전기적 클리어런스를 산출한 표를 명시하고 있습니다.

전위차 (DC 또는 AC 피크)	내층 도체 (B1)	외층 도체, 코팅 없음 (B2)	외층 도체, 솔더 마스크 코팅 (B4)
0 – 15 V	0.05 mm (2 mil)	0.10 mm (4 mil)	0.05 mm (2 mil)
16 – 30 V	0.05 mm (2 mil)	0.10 mm (4 mil)	0.05 mm (2 mil)
31 – 50 V	0.10 mm (4 mil)	0.60 mm (24 mil)	0.13 mm (5 mil)
51 – 100 V	0.10 mm (4 mil)	0.60 mm (24 mil)	0.13 mm (5 mil)
101 – 150 V	0.20 mm (8 mil)	0.60 mm (24 mil)	0.40 mm (16 mil)
151 – 300 V	0.20 mm (8 mil)	1.25 mm (50 mil)	0.40 mm (16 mil)
301 – 500 V	0.25 mm (10 mil)	2.50 mm (100 mil)	0.80 mm (32 mil)

중요 참고 사항

500V를 초과하는 전압에서는 필요한 PCB 트레이스 간격이 선형적으로 증가하므로, 별도의 계산이 필요하거나 기판 소재에 물리적 절연 슬롯을 가공하는 등의 전문적인 연면 거리 관리 기법이 필요합니다.

전력 변환 용도를 위한 IPC-9592B

스위칭 모드 전원 공급 장치(SMPS), 컴퓨터 서버, 전력 변환 장비를 설계하는 엔지니어에게는 IPC-2221의 기준만으로는 부족한 경우가 많습니다. 이때는 전력 변환 전자 장치에 특화된 매우 엄격한 요구 사항을 담은 IPC-9592B를 적용합니다. 이 표준은 기능 절연, 기본 절연, 강화 절연 분류에 따라 트레이스 클리어런스 규칙을 정의하여, 지속적인 열적·전기적 스트레스 속에서도 제품의 긴 수명을 보장합니다.

PCB 트레이스 간격을 계산하고 최적화하는 방법

고성능 설계를 최적화하려면 EDA 소프트웨어의 임의적인 기본값에서 벗어나 체계적인 제조 용이성 설계(DFM) 접근 방식을 실행해야 합니다.

최신 PCB 설계 툴에는 기판 소재 특성을 바탕으로 임피던스 제어 라우팅에 필요한 정확한 물리적 치수를 산출하는 트레이스 폭·간격 계산기가 포함되어 있습니다.

PCB 트레이스 폭 및 간격 계산기 활용

최신 레이아웃 워크플로는 수치 솔버를 활용해 라우팅 형상을 자동화합니다. 고주파 네트를 설정할 때 설계자는 특정 특성 임피던스(일반적으로 50Ω 단일 종단 또는 100Ω 차동 페어)를 맞추기 위해 필드 솔버와 함께 전용 트레이스 폭·간격 계산기를 사용합니다.

기판의 비유전율(Er 또는 Dk), 동박 두께(무게), 그리고 적층 구조에 따라 정해지는 목표 유전체 높이를 입력하면 기판에 필요한 정확한 물리적 치수를 산출할 수 있습니다.

고성능·고밀도 PCB(HDI) 설계 모범 사례

0.4mm 피치 BGA나 복잡한 SoC(시스템 온 칩)처럼 핀 수가 많은 부품에서 배선을 끌어낼 때는 표준 라우팅 클리어런스로는 금세 감당할 수 없게 됩니다. 이러한 HDI(고밀도 인터커넥트) 환경에서는 국부적인 넥다운 전략을 적용해야 합니다.

이스케이프 라우팅

BGA 매트릭스의 좁은 영역 안에서는 트레이스 폭과 PCB 트레이스 간격을 제조업체의 절대 한계치까지 줄입니다.
임피던스 매칭

신호 트레이스가 IC 부품의 밀집된 외곽을 벗어나면, 트레이스 폭을 넓히고 인접 간격도 다시 표준 치수로 확장하여 임피던스 제어를 유지하고 신호 감쇠를 최소화합니다.
직교 라우팅

인접한 층에 배선되는 고속 신호선은 서로 직교(수직)하도록 배치하여 층간 수직 방향의 브로드사이드 크로스토크를 방지합니다.

제조업체 역량 살펴보기: JLCPCB가 최선의 선택인 이유

이론적으로 완벽한 PCB 레이아웃이라도 공장에서 안정적으로 생산할 수 없다면 쓸모가 없습니다. 높은 생산 수율을 확보하고 단가를 최소화하려면 설계 규칙이 제조 파트너의 실제 제조 한계와 직접 맞아떨어져야 합니다.

JLCPCB의 트레이스 폭 및 간격 정밀도 한계

PCB 제조 분야의 글로벌 선도 기업인 JLCPCB는 뛰어난 해상도와 구조적 정확도를 구현할 수 있는 첨단 고자동화 공장을 운영하고 있습니다. 허용되는 최소 PCB 트레이스 폭과 간격은 설계에서 선택한 층수와 기본 동박 두께(무게)에 따라 크게 달라집니다.

JLCPCB는 최적의 공정 관리와 높은 생산 수율을 유지하기 위해 다음과 같이 정밀한 운영 기준을 설정하고 있습니다.

PCB 유형 / 층수	기본 동박 두께	최소 트레이스 폭	최소 트레이스 간격
1층 / 2층 FR4	1 oz (35 µm)	0.10 mm (4 mil)	0.10 mm (4 mil)
다층 (4~20층)	1 oz (35 µm)	0.09 mm (3.5 mil)	0.09 mm (3.5 mil)
BGA 팬아웃 영역 한정 (다층)	1 oz (35 µm)	0.076 mm (3 mil)	0.076 mm (3 mil)
양면 기판	2 oz (70 µm)	0.16 mm (6.5 mil)	0.16 mm (6.5 mil)
다층 기판	2 oz (70 µm)	0.16 mm (6.5 mil)	0.20 mm (8 mil)
후동박 기판	3.5 oz (122.5 µm)	0.25 mm (10 mil)	0.25 mm (10 mil)

설계 참고 사항

JLCPCB의 정밀 제조 공정은 일반 다층 설계에서 3.5mil 한계치까지 처리할 수 있지만, 엔지니어링 모범 사례로는 공간이 허락하는 한 4mil 이상의 표준 생산 기준을 적용할 것을 권장합니다. 이렇게 하면 생산 수율을 최적화하고 제조 비용을 최대한 낮출 수 있습니다.

첨단 에칭 기술과 품질 관리 검사

JLCPCB는 최첨단 제조 설비에 대한 대규모 투자를 통해 이러한 엄격한 공차를 유지하고 있습니다. 기존의 수동 습식 에칭 라인을 자동 진공 에칭 시스템으로 대체하여 구리 트레이스의 측면 "언더컷"을 최소화합니다. 이를 통해 완성된 트레이스의 실제 단면이 거버 설계 파일에 정의된 이상적인 직사각형 단면에 가깝게 구현됩니다.

또한 모든 다층 주문은 100% 엄격한 자동 광학 검사(AOI)를 거칩니다. 고정밀 디지털 카메라 어레이가 가공된 구리 층을 하나하나 스캔하고, 실제 기판을 원본 CAD 데이터와 자동으로 비교하여 1mil 미만의 구리 브리지나 넥다운 불량까지 층을 적층하기 전에 검출합니다.

제조 공차를 타협하지 않는 비용 효율성

과거에는 5mil 미만의 트레이스를 지정하면 엄청난 시제품 비용과 긴 리드타임을 감수해야 했습니다. JLCPCB는 지능형 패널화 알고리즘과 대량 생산 자동화를 적용해 이러한 관행을 바꿔 놓았습니다.

고도로 표준화된 연속 공급 생산 라인을 운영함으로써 자재 낭비와 셋업 부담을 최소화합니다. 덕분에 전 세계 엔지니어가 구조적 품질이나 기계적 공차를 희생하지 않고도, 첨단 트레이스 형상을 적용한 정밀 고밀도 다층 기판을 합리적인 가격으로 시제품 제작할 수 있습니다.

PCB 트레이스 간격 최적화에 관한 자주 묻는 질문

Q: PCB 트레이스 간격과 클리어런스의 차이는 무엇입니까?

트레이스 간격은 같은 층에 있는 두 구리 도체 사이의 가장자리 간 거리를 가리키며, 크로스토크 방지와 제조 불량에 초점을 둡니다. 클리어런스는 더 넓은 개념의 안전 기준으로, 트레이스와 기판 가장자리, 장착 홀, 비도금 관통홀 등 트레이스가 아닌 요소 사이의 최소 거리를 포괄합니다.

Q: 3W 규칙이란 무엇이며 왜 중요합니까?

3W 규칙은 나란히 배치된 고속 트레이스의 중심 간 거리가 트레이스 폭의 3배(3W) 이상이어야 한다는 원칙으로, 가장자리 간 간격이 2W 이상이어야 한다는 의미입니다. 이러한 공간적 분리는 상호 인덕턴스와 기생 커패시턴스를 줄여 고속 디지털 설계에서 발생할 수 있는 크로스토크를 최대 70%까지 제거합니다.

Q: 사용하는 전압 수준에 맞는 최소 트레이스 간격은 어떻게 정합니까?

IPC-2221B 표준 표(6.3절)를 참고하십시오. 이 표는 전위차, 도체 위치(내층/외층), 솔더 마스크 코팅 여부에 따른 최소 전기적 클리어런스 값을 제시합니다. 전력 변환 용도에는 더 엄격한 IPC-9592B 표준을 적용하십시오.

Q: JLCPCB의 최소 트레이스 폭 및 간격 제조 역량은 어느 정도입니까?

JLCPCB는 1oz 동박을 사용하는 일반 다층 설계에서 최소 트레이스 폭과 간격 3.5mil(0.09mm)을, BGA 팬아웃 영역에서는 3mil을 지원합니다. 2oz 동박 다층 기판에서는 최소값이 폭 6.5mil, 간격 8mil로 커집니다.

Q: 제조 시 트레이스 간격이 너무 좁으면 어떤 문제가 생깁니까?

트레이스 간격이 지나치게 좁으면 화학 에칭 과정에서 구리 브리지(의도치 않은 단락)나 구리 슬리버(떠다니는 구리 조각)가 생길 수 있습니다. 좁은 간격에서는 표면 장력 때문에 에칭액이 갇혀 에칭이 불완전해지고, 수율이 크게 떨어질 수 있습니다.

PCB 트레이스 간격 최적화에 대한 결론

기판의 트레이스 간격을 최적화하려면 전기 물리학과 구조적 제조 한계 사이의 균형을 맞춰야 합니다. 보수적인 레이아웃 전략에 JLCPCB와 같은 업계 선도 기업의 첨단 생산 역량을 결합하면, 고신뢰성·고성능 설계를 손쉽게 구현할 수 있습니다.

제조 전 최종 레이아웃 체크리스트

생산용 거버, ODB++, IPC-2581 파일을 출력해 JLCPCB 온라인 견적 시스템에 업로드하기 전에 다음 DFM 사전 점검 항목을 확인하십시오.

기본 동박 두께와의 일치 여부 확인: 최소 트레이스 폭·간격 규칙이 선택한 동박 두께의 요구 사항과 맞는지 확인합니다(예: 2oz 동박 층에서는 최소 6.5mil 간격 유지).
설계 규칙 검사(DRC) 실행: EDA 소프트웨어의 DRC 엔진이 JLCPCB의 제조 역량에 맞게 설정되어 있는지 확인하고, 실수로 생긴 간격 위반이 없는지 점검합니다.
고속 네트에 3W 규칙 적용: 중요한 고주파 신호선, 클록 신호, 차동 페어가 크로스토크를 방지할 수 있을 만큼 인접 네트와 충분히 분리되어 있는지 확인합니다.
고전압 클리어런스 검토: 모든 고전압 노드를 IPC-2221B 표준과 대조하여 솔더 마스크 코팅 아래에서도 충분한 물리적 간격이 확보되었는지 확인합니다.
임피던스 제어 모드 활성화: 설계에 임피던스 매칭 전송선이 포함되어 있다면, 주문 시 JLCPCB의 임피던스 제어(Controlled Impedance) 옵션을 선택하여 +/-10%의 정밀한 적층 공차를 적용받으십시오.