PCB 임피던스 제어 배선 가이드: 차동 쌍·적층·TDR 검사

DRC를 통과한 PCB에서도 고속 신호에 반사나 링잉, 데이터 오류가 생길 수 있습니다. 설계 규칙을 통과했다는 사실만으로 실제 배선의 특성 임피던스가 목표값에 맞는 것은 아닙니다. 신호의 상승 시간이 짧고 배선 지연을 무시할 수 없다면 동박 패턴을 전송선으로 다뤄야 합니다. 원문은 1 Gbps 이상, 1 ns 미만 상승 시간을 예시로 들지만, 적용 여부는 데이터율 하나로 정하지 않습니다.

배선과 드라이버·수신단의 임피던스가 다르면 신호 일부가 반사됩니다. 원문은 10~15% 불일치가 아이 다이어그램에 영향을 줄 수 있다고 설명하지만 영향은 채널 손실, 종단과 신호 여유에 따라 다릅니다. 아래에서 목표값 계산, 배선·소재·적층 선택, 제조 공차와 측정 방법을 살펴봅니다.

고속 PCB에서 임피던스 제어 배선이 중요한 이유

특성 임피던스와 신호 무결성

배선의 특성 임피던스는 형상과 주변 유전체에 따라 달라집니다. 외층 마이크로스트립은 선폭, 구리 두께, 기준 접지면까지의 거리와 적층재의 유전율(Dk)에 영향을 받습니다. 두 기준면 사이의 스트립라인도 같은 변수를 고려하지만 전계 분포가 다릅니다.

특성 임피던스가 경로 전체에서 일정하고 종단이 적절하면 반사를 줄일 수 있습니다. 폭 변화, 비아 또는 커넥터에서 불연속이 생기면 일부 에너지가 되돌아옵니다. 두 구간의 임피던스가 Z1과 Z2일 때 반사계수는 (Z2 - Z1)/(Z2 + Z1)로 나타낼 수 있습니다.

원문은 USB 2.0/3.0 차동 90 Ω, PCIe 차동 85 Ω, DDR4 단일 종단 40 Ω 및 클록 차동 80 Ω, HDMI 차동 100 Ω을 대표 예로 제시합니다. 허용 오차 ±10%도 흔히 쓰는 예시일 뿐 모든 세대·기기에 동일하게 적용되는 규격은 아닙니다.

임피던스를 관리하지 않을 때 나타나는 문제

선폭 변경, 비아 전환 및 커넥터 접속부는 국부적인 임피던스 불연속을 만들 수 있습니다. 반사된 신호가 원래 파형과 겹치면 오버슈트, 언더슈트 및 링잉이 발생할 수 있습니다.

인접 신호 사이의 근단 누화(NEXT)와 원단 누화(FEXT)도 배선 간격과 기준면에 영향을 받습니다. 원문은 3W 이격 규칙을 소개하지만 이는 일반적인 경험칙이며 특정 인터페이스의 해석과 측정을 대신하지 못합니다.

임피던스 제어 배선의 핵심 방법

목표 임피던스 계산과 규칙 설정

배선 전에 인터페이스 규격과 제조 적층 구조를 먼저 확인합니다. 원문은 단일 종단 마이크로스트립의 초기 추정식으로 다음 식을 제시합니다.

Z0 = (87 / sqrt(Er + 1.41)) × ln(5.98 × H / (0.8 × W + T))

Er은 기판 유전율, H는 배선과 기준면 사이 유전체 두께, W는 선폭, T는 동박 두께입니다. 단위와 적용 범위를 일치시켜야 하며 이 경험식은 초기 추정에 사용합니다. 양산 설계에는 실제 적층과 도금·식각 조건을 반영한 전자기장 해석 도구 또는 제조사 계산 결과를 대조합니다. 원문은 Polar Instruments Si9000, Altium Designer 및 KiCad 계산 도구를 예로 듭니다.

단일 종단과 차동 쌍 배선

목표값에 맞는 선폭과 차동 쌍 간격을 정한 뒤 경로 전체에서 형상이 크게 변하지 않도록 합니다.

단일 종단 제어 배선의 확인 항목:

1. 신호층 옆에 연속된 기준면을 유지합니다. 기준면이 끊기면 귀환 전류 경로와 국부 임피던스가 바뀝니다.

2. 가능한 한 동일한 선폭을 유지합니다. 꼭 필요한 네킹 구간은 짧게 설계합니다.

3. 층간 비아 전환을 줄입니다. 불가피한 경우 가까운 기준면 연결을 검토해 귀환 경로를 확보합니다.

4. 인접 신호와 동박 충전 영역의 간격을 관리합니다. 가까운 도체는 기생 정전용량을 바꾸어 임피던스에 영향을 줄 수 있습니다.

임피던스 제어를 위한 소재와 적층 구조

유전 특성이 안정적인 적층재 선정

유전율(Dk)이 달라지면 같은 선폭으로 계산한 임피던스도 달라집니다. 원문은 일반 FR-4의 Dk를 수지 함량, 유리섬유 구조 및 측정 주파수에 따라 약 4.2~4.7로 제시합니다. Dk가 0.3 변하면 임피던스가 약 3~5% 달라질 수 있다는 원문의 예시 역시 구조에 따라 확인해야 합니다.

5 GHz 이상에서는 유전 손실 계수(Df)도 중요해집니다. 원문은 일반 FR-4 Df 약 0.017~0.025, Isola I-Speed의 Dk 3.63·Df 0.0085, Panasonic Megtron 6의 Dk 3.4·Df 0.002를 예시로 제시합니다. 실제 값은 주파수와 제품 데이터시트를 확인해야 하며, 소재를 바꾸면 선폭을 다시 계산해야 합니다.

일관된 임피던스를 위한 층 구성

적층 구조는 신호층과 기준면 사이 유전체 두께를 정합니다. 임피던스 제어가 필요한 경우 제조 가능한 적층을 먼저 선택하고 선폭을 계산해야 합니다.

대표 원칙:

• 신호층 옆에 가능한 한 연속된 기준면을 둡니다. 4층의 Sig/GND/PWR/Sig 구성에서는 아래쪽 신호층이 전원면을 참조할 수 있지만, 전원면이 연속적이지 않다면 귀환 경로를 별도 검토해야 합니다.
• 대칭적인 적층과 동박 분포는 휨을 줄이는 데 도움이 됩니다. 다만 대칭만으로 라미네이션 후 유전체 두께 편차가 사라지는 것은 아닙니다.

목표 임피던스를 구현하기 위한 제조 공차

식각, 구리 표면 및 층간 정렬

설계 계산만으로는 부족합니다. 제조된 선폭과 유전체 두께가 예상 범위에 들어야 목표 임피던스에 가까워집니다. 식각 시 구리는 두께 방향뿐 아니라 옆으로도 제거되어 패턴 단면이 사다리꼴에 가까워질 수 있습니다.

원문은 양쪽 언더컷을 0.5~1.5 mil, 6 mil 설계 배선의 상단 폭을 4~5 mil로 예시합니다. 실제 언더컷은 동박 두께와 공정에 따라 달라지며 제조사가 아트워크 보정을 적용할 수 있습니다.

구리 표면 거칠기: 원문은 일반 전해동박(ED)의 거칠기를 약 5~10 µm, 매우 낮은 거칠기(VLP)를 약 1~3 µm로 제시합니다. 고주파에서는 도체 손실과 전계 분포에 영향을 줄 수 있습니다. 10 GHz 이상 회로에서 역처리 동박(RTF)이나 HVLP 동박을 검토할 수 있으나 실제 소재 공급 여부를 확인해야 합니다.

층간 정렬은 신호 패턴과 기준면의 상대 위치에 영향을 줍니다. 원문은 최근 설비의 정렬 공차를 약 ±2~3 mil로 예시합니다. 다만 수평 위치 편차가 곧바로 유전체 두께를 바꾸는 것은 아닙니다. 국부 구조와 기준면 겹침을 함께 평가해야 합니다.

라미네이션 압력·온도·층별 동박 분포는 프리프레그의 최종 두께에 영향을 줄 수 있습니다. 동박 균형을 고려하면 국부 편차와 휨을 줄이는 데 도움이 됩니다.

생산 중 측정과 검증

시간 영역 반사계(TDR)는 빠른 에지의 펄스를 테스트 패턴에 보내고 반사 파형으로 특성 임피던스를 추정합니다. 불연속 위치와 목표값에서 벗어난 구간을 확인하는 데 사용합니다.

테스트 쿠폰은 생산 보드와 같은 패널의 가장자리에 배치해 같은 공정을 거치도록 설계할 수 있습니다. 원문은 IPC-TM-650 2.5.5.7 측정 방법과 층별 시험 보고서를 언급합니다. 쿠폰 배치, 시험 범위 및 보고서 제공 여부는 주문 옵션에서 확인해야 합니다.

JLCPCB 임피던스 제어 제작 옵션

적층과 공정 조건에 맞춘 제조

원문은 JLCPCB가 소재 특성, 식각 보정과 유전체 두께를 반영해 제어 임피던스 보드를 제작한다고 설명합니다. 실제 적용 가능한 적층과 목표값, 공차는 선택한 제품 옵션 및 최신 제조 사양을 기준으로 확인해야 합니다.

원문은 전용 쿠폰의 IPC-TM-650 2.5.5.7에 따른 TDR 검사와 시험 보고서를 언급하지만 모든 주문에 자동으로 포함된다고 가정해서는 안 됩니다. 견적에서 테스트와 보고서 제공 조건을 명시적으로 확인하십시오.

시제품에서 양산까지의 일관성

시제품에서 50 Ω을 측정했다고 10,000장 양산 보드가 모두 정확히 50 Ω이라는 뜻은 아닙니다. 소재 공급, 식각 및 유전체 두께 관리와 공정 검사가 중요합니다.

원문에는 표준 PCB 가격 약 $2와 표준 적층 시 1~2일 제작 일정이 언급됩니다. 이는 현재 가격이나 모든 임피던스 제어 주문의 납기를 보장하지 않습니다. 실제 견적과 시험 옵션에서 확인해야 합니다.

임피던스 제어 배선 FAQ