Bias Tee 설계와 RF PCB 레이아웃 가이드

소개

전력 증폭기나 안테나는 안정적인 DC 전원이 필요하지만 같은 배선으로 RF 신호도 전달해야 하는 경우가 많습니다. 별도의 커넥터나 긴 초크를 추가하면 신호 경로가 복잡해질 수 있습니다.

Bias Tee는 DC와 RF를 한 전도 경로에서 결합하는 수동 회로입니다. 일반적으로 인덕터는 RF를 차단하면서 DC를 통과시키고, 커패시터는 DC를 차단하면서 RF를 통과시킵니다. 실제 PCB에서는 배선 길이, 풋프린트와 접지 구조가 이상적인 회로와 다른 동작을 만들 수 있습니다.

PCB 레이아웃 서비스를 검토할 때도 목표 임피던스와 부품 배치, 제조 전 검토 조건을 함께 정의해야 합니다.

Bias Tee란 무엇인가

Bias Tee에는 DC 포트, RF 포트, DC와 RF가 결합된 출력 포트의 세 단자가 있습니다. DC 포트에서 들어온 전원은 인덕터를 거쳐 출력으로 전달되고, RF 포트의 신호는 커패시터를 거쳐 출력으로 전달됩니다.

이상적인 회로는 DC 경로가 RF에 높은 임피던스를 보이고 RF 경로가 DC에 높은 임피던스를 보인다고 가정하지만, 실제 인덕터와 커패시터에는 ESR, ESL, 자기 공진 주파수(SRF)가 존재합니다.

Bias Tee 기호와 회로도

회로도에서 인덕터는 RF 초크로, 커패시터는 DC 블록으로 표시됩니다. 설계자는 포트 이름뿐 아니라 전류 방향, DC 전압, 허용 전력과 종단 임피던스를 함께 표기해야 합니다.

RF 시스템의 주요 활용

• 전력 증폭기의 RF 출력에 바이어스 전압을 주입합니다.
• 안테나 또는 저잡음 증폭기에 DC 전원을 공급하면서 RF 경로를 유지합니다.
• 테스트 장비에서 하나의 동축 경로로 전원과 고주파 신호를 전달합니다.
• 능동 안테나, 주파수 변환기와 RF 프런트엔드에서 DC와 RF를 분리합니다.

Bias Tee 설계 원리

목표 주파수 대역의 양 끝에서 인덕터의 리액턴스가 충분히 크고 커패시터의 리액턴스가 충분히 작도록 선정합니다.

위 기준은 시작점이며, 부품 데이터시트의 SRF와 Q, DC 바이어스에 따른 커패시턴스 변화, 허용 전류를 확인해야 합니다.

임피던스 비와 부품값 선정

50Ω 시스템이라면 선택한 최저 주파수에서 인덕터 리액턴스가 약 500Ω 이상, 커패시터 리액턴스가 약 5Ω 이하가 되도록 계산할 수 있습니다. 넓은 대역에서는 한 개의 부품으로 충분하지 않을 수 있어 서로 다른 SRF를 가진 인덕터를 조합하기도 합니다.

LC Bias Tee 주파수 응답과 필터 설계

차단 주파수 근처에서는 삽입 손실과 반사 손실이 증가할 수 있습니다. 실제 응답은 부품의 기생 성분, 패드와 비아, 트레이스 길이, 케이블 및 커넥터까지 포함해 평가해야 합니다.

설계 팁

가능하면 실제 풋프린트와 제조사가 제공하는 S-파라미터 모델을 이용해 시뮬레이션하고, 시제품에서 VNA로 삽입 손실과 반사 손실을 검증합니다.

Bias Tee PCB 레이아웃 모범 사례

제어 임피던스 배선

RF 포트에서 결합 노드까지의 배선 폭, 기준면, 유전체 두께를 정해 목표 임피던스를 유지합니다. 불필요한 스텁과 급격한 폭 변화는 피합니다.

부품 배치와 기생 성분 최소화

인덕터와 커패시터를 결합 노드 가까이에 배치하고, RF 경로를 최대한 짧게 합니다. 부품 패드가 커질수록 기생 커패시턴스가 증가할 수 있으므로 데이터시트 권장 풋프린트를 기본으로 합니다.

그라운드 플레인과 비아 스티칭

연속적인 RF 기준면을 유지하고, 필요한 경우 접지 비아를 부품과 커넥터 주변에 배치합니다. 전원 노이즈가 RF 영역으로 유입되지 않도록 기능 블록을 분리합니다.

자주 발생하는 레이아웃 오류

• 결합 노드와 인덕터 사이에 긴 배선을 넣습니다.
• RF 트레이스 아래의 기준면을 끊습니다.
• 인덕터의 전류 정격과 SRF를 확인하지 않습니다.
• 커패시터의 DC 정격과 RF 손실을 무시합니다.
• 비아와 커넥터의 기생 성분을 시뮬레이션에서 제외합니다.

기생 인덕턴스와 커패시턴스

긴 패드, 넓은 루프, 불필요한 비아는 추가 인덕턴스와 커패시턴스를 만들어 공진을 이동시킵니다. RF 부품을 가까이 배치하는 것만으로 모든 문제가 해결되지는 않으며 기준면과 리턴 경로를 함께 확인해야 합니다.

제작 전 SPICE 시뮬레이션

PCB를 제작하기 전에 모델을 사용해 동작 대역과 민감한 파라미터를 확인합니다.

AC 해석

주파수별 삽입 손실과 출력 레벨을 확인해 통과 대역과 차단 대역을 파악합니다.

과도 해석

DC 전원을 인가하거나 RF가 켜질 때의 과도 응답, 안정화 시간과 과도 전류를 확인합니다.

임피던스 스윕

부하 임피던스, 부품 공차와 배선 기생 성분을 바꾸어도 목표 성능이 유지되는지 검토합니다.

Bias Tee 설계 FAQ

Bias Tee는 왜 인덕터와 커패시터를 사용하나요?

인덕터는 RF에서 높은 임피던스를 만들고 커패시터는 RF를 통과시키면서 DC를 차단하기 때문입니다.

50Ω 시스템에서 제시한 값이 항상 맞나요?

아닙니다. 리액턴스 비는 시작 기준일 뿐이며 주파수 대역, 전력, 부품 SRF와 실제 PCB 기생 성분을 확인해야 합니다.

레이아웃에서 가장 중요한 항목은 무엇인가요?

짧은 RF 경로, 연속적인 기준면, 결합 노드 주변의 최소 루프 면적과 제어 임피던스입니다.

결론

Bias Tee는 간단한 LC 회로지만 RF 주파수에서는 부품과 PCB가 함께 필터를 형성합니다. 계산, 풋프린트, 배치, 접지와 시뮬레이션을 하나의 설계 과정으로 다뤄야 의도한 성능을 얻을 수 있습니다.

JLCPCB PCB 제작 견적 받기 >>

Bias Tee의 세 포트는 무엇인가요?

DC 포트, RF 포트, 그리고 두 신호가 결합되는 출력 포트입니다.

부품값만 계산하면 실제 성능을 예측할 수 있나요?

아닙니다. SRF, ESR, ESL, 패드와 배선 기생 성분까지 포함해 시뮬레이션과 측정이 필요합니다.

관련 설계 도구

PCB 그라운드 플레인과 파워 플레인 가이드 · PCB 임피던스 계산기 · EasyEDA