PoPパッケージ（パッケージ・オン・パッケージ）解説：アーキテクチャ、実装、およびSMTの課題

小型化競争において、より小さなフットプリントにより多くの処理能力を搭載することは、PCB設計者にとって究極の課題です。

パッケージ・オン・パッケージ（PoP）技術は、ロジックとメモリを垂直に統合することでこの課題に応え、現代のモバイルプロセッサの標準となっています。しかし、この3Dアーキテクチャは、標準的な製造を超えた高度なSMT実装能力を要求します。JLCPCBは、これらの複雑なスタックを習得するために必要な高精度製造を専門としています。

このガイドでは、PoPパッケージングの仕組み、主な利点、一般的な実装上の課題、および重要な設計上の考慮事項について説明し、PoPパッケージがお客様のアプリケーションに適しているかどうかを迅速に判断できるようにします。

PoPパッケージ（パッケージ・オン・パッケージ）とは？

パッケージ・オン・パッケージ（PoP）は、個別にテストされた2つ以上のパッケージを上下に積み重ねる垂直回路統合方式です。複数のダイを単一の筐体内に組み合わせることが多いシステム・イン・パッケージ（SiP）とは異なり、PoPは通常、ロジックパッケージ（CPUまたはアプリケーションプロセッサ）の上にメモリパッケージを直接積み重ねます。

なぜパッケージ・オン・パッケージ（PoP）を使用するのか？高密度エレクトロニクスにおける主な利点

なぜわざわざBGAを積み重ねるのでしょうか？高速デジタル設計における利点は否定できません。

1PoPパッケージの信号整合性の利点

高速DDRメモリインターフェースにおいて、トレース長は敵です。長いトレースはインダクタンス、キャパシタンス、信号反射を引き起こします。メモリをCPUに直接積み重ねることで、信号経路はセンチメートルからミリメートルに短縮されます。これにより、よりクリーンな電気環境が生まれ、LPDDR4およびLPDDR5テクノロジーに見られるような高速クロック速度が可能になります。

2PoP実装における既知良品ダイ（KGD）の利点

これは重要な商業的利点です。システム・イン・パッケージ（SiP）ソリューションでは、複数のダイが一緒にモールドされます。1つのダイが不良の場合、高価なモジュール全体が廃棄されます。PoPテクノロジーでは、ロジックパッケージとメモリパッケージは個別にテスト、パッケージング、バーンインされます。「既知の良品」メモリパッケージを「既知の良品」ロジックパッケージの上にのみ積み重ねるため、最終歩留まりが大幅に向上します。

3PoPパッケージにおけるサプライチェーンとメモリ調達の柔軟性

メモリがロジックから分離されているため、OEMはトップインターフェース標準が互換性を維持している限り、ロジックチップやマザーボードを再設計することなく、異なるベンダー（Samsung、Micron、Hynix）からメモリを調達できます。

PoPパッケージ構造：ロジックとメモリのスタックの説明

SMTの課題を理解するには、まず物理構造を理解する必要があります：

1. ボトムパッケージ（ロジック）： アプリケーションプロセッサを搭載しています。メインマザーボードに接続するための高密度BGAを底面に、メモリパッケージを受け入れるためのランディングパッドを上面に備えています。
2. トップパッケージ（メモリ）： 通常、DRAMまたはフラッシュメモリを収容します。2次ソルダーボールを介してロジックパッケージのランディングパッドに接続します。
3. インターフェース： 信号はスタックを垂直に通過し、プロセッサとメモリ間の距離を大幅に短縮します。
4. 
5. ロジックとメモリのスタック統合を示すPoPパッケージ構造。

PoPパッケージアーキテクチャの種類：標準PoP vs TMV PoP

ピン数が増加し、デバイスが薄くなるにつれて、「標準」PoPアーキテクチャは限界に直面しました。これにより、モールド貫通ビア（TMV）テクノロジーが進化しました。

標準PoPパッケージ（周辺ボールスタッキング）

従来のアプローチでは、トップメモリパッケージはボトムロジックパッケージのモールドキャップ上に直接配置されます。電気的接続は、ボトムパッケージの周辺に配置されたソルダーボールを介して行われます。

制限： 周辺ソルダーボールを収容するために、ボトムパッケージはトップパッケージよりも大幅に大きくなければなりません。これにより、ボトムパッケージ内に収容できるダイサイズが制限されます。ピッチが0.5mm未満に縮小するにつれて、この方法はショートしやすくなりました。

モールド貫通ビア（TMV）PoPパッケージ

ピッチと反りの問題を解決するために、業界はTMVに移行しました。

メカニズム： ボールを端に配置する代わりに、ボトムパッケージの封止（モールド）を通してビアが作成（アブレーションまたはモールド）されます。

技術的利点： これにより、トップパッケージのソルダーボールがボトムパッケージのモールド内に部分的に収まることができます。より安定した機械的構造が得られ、同じパッケージフットプリント内でより大きなロジックダイが可能になります。TMVは、現代の高密度PoPパッケージに不可欠です。

高密度SMT実装のための標準PoPとモールド貫通ビアTMVアーキテクチャの比較。

PoPパッケージの重要なSMT実装課題

PoPは設計上の問題を解決しますが、SMT実装には大きな課題をもたらします。ここで、標準的な実装業者とJLCPCBのような先進的なショップとの違いが明らかになります。

PoPパッケージの反り（「バナナ効果」）と共面性の問題

PoP実装の敵は反りです。シリコンダイ、有機基板、モールドコンパウンドなど、熱膨張係数（CTE）がすべて異なる材料を扱っています。

故障モード： リフローオーブンサイクル中、熱が上昇するにつれてパッケージは膨張します。ボトムパッケージは凹状（「スマイル」）または凸状（「フロウン」）に反る可能性があります。反りがソルダーボールの共面性許容範囲（通常<80ミクロン）を超えると、接続は失敗します。

ヘッド・イン・ピロー（HiP）： これは、ソルダーボールが溶融しても、パッケージがパッドから反って離れてしまう場合に発生します。ボールは枕に頭を乗せたような形状になり、機械的接触はあるものの冶金学的結合はありません。これにより、デバッグが非常に困難な断続的故障が発生します。

PoP実装における反りによって引き起こされるヘッド・イン・ピロー（HiP）BGA欠陥。

PoPパッケージ実装におけるリフロープロファイルの課題

PoPスタックのはんだ付けには、正確な熱プロファイルが必要です。

課題： ボトムパッケージやその下のPCBコンポーネントを過熱することなく、トップパッケージ（持ち上げられて断熱されている）のはんだ接合部を溶融するのに十分な熱を加える必要があります。

解決策： これには、明確な加熱ゾーンを持つリフローオーブンと、これらの長時間の熱サイクル中の酸化を防ぐための厳格な窒素管理が必要です。

PoPパッケージのアンダーフィル要件と機械的信頼性

モバイルデバイスは頻繁に落下します。PoPスタックのはんだ接合部は硬くてもろいです。落下テストに合格するために、毛細管アンダーフィルがコンポーネントとPCBの間（場合によっては2つのパッケージの間）に注入されることがよくあります。このエポキシが機械的応力を分散し、はんだ接合部の割れを防ぎます。

高度なSMTプロセスがPoP実装リスクを軽減する方法

複雑なPoPボードを設計していますか？実装欠陥でプロトタイプを台無しにしないでください。JLCPCB SMTでは、高度な窒素リフロープロファイリングと3D 自動光学検査（AOI）を利用して、ヘッド・イン・ピローなどの欠陥を軽減しています。

PoP向け高度なSMT実装

高密度設計向けに調整された産業グレードのPCB実装機能をご覧ください。SMT機能を探す

注記

PCB設計者とハードウェアエンジニアにとって、以下のDFAガイドラインはPoP実装の歩留まりと信頼性を確保するために重要です。

PoPパッケージのための設計-for-実装（DFA）ガイドライン

PoPパッケージがJLCPCB PCBAラインをスムーズに通過するようにするには、次の設計ルールを考慮してください：

1PoPパッケージのパッド設計：NSMDが推奨

BGAランディングパッドには、ソルダーマスク定義（SMD）パッドよりも非ソルダーマスク定義（NSMD）パッドが一般的に推奨されます。NSMDパッドは、ソルダーボールがグリップするためのより大きな表面積（銅パッドの側面にアンカー）を提供し、疲労寿命を改善し、応力集中を低減します。

BGA信頼性のための非ソルダーマスク定義（NSMD）とソルダーマスク定義（SMD）パッド形状。

2PoP SMT実装のためのステンシル開口設計

堆積されるはんだペーストの量は重要です。

ペーストが多すぎる場合： 微細ピッチのボール間でブリッジが発生します。

ペーストが少なすぎる場合： オープン接合部または「スターブド」接続が発生します。PoP実装では、はんだペーストの一貫した放出を確実にするために、高品質のレーザーカット、電解研磨されたステンシルが必須です。

3PoP実装における配置精度と力の制御

PoPには高性能なピックアンドプレースマシンが必要です。配置力は慎重に制御する必要があります。力が強すぎるとボトムパッケージ内の薄いシリコンダイが割れる可能性があり、弱すぎるとリフロー前にコンポーネントがずれる可能性があります。

PoPパッケージに関するFAQ

アンダーフィルなしでPoPを実装するとどうなりますか？

電気的な観点からはアンダーフィルは必ずしも必要ではありませんが、モバイルデバイスが落下テストの信頼性基準を満たすためにはほぼ必須です。これに沿って、もろいはんだ接合部には機械的保護が使用されます。固定産業用アプリケーションではコーナーボンディングやエッジボンディングで対応できる場合もありますが、フルアンダーフィルがもろいはんだ接合部に最良の機械的保護を提供します。

PoPスタックでボトムパッケージが故障した場合はどうなりますか？

PoPのスタックをリワークすることは非常に困難で厄介です。通常の手順は、トップメモリパッケージが故障した場合、専門のBGAリワークステーションを使用して取り外して交換できます。しかし、ボトムロジックパッケージに故障がある場合、熱サイクルによりPCBパッドが劣化する可能性があるため、リボールや交換を含むスタック全体の除去が一般的な慣行です。

PoPと2.5Dパッケージングの違いは何ですか？

PoPは標準的な有機基板とソルダーボールを使用してパッケージを垂直に（3D）積み重ねます。2.5Dテクノロジーはシリコンインターポーザを使用して、非常に微細なTSV（シリコン貫通ビア）接続でダイを横に並べて配置します。PoPはモバイル民生電子機器にとってより費用対効果が高く、2.5Dは製造コストが高いため超高性能コンピューティング（HPC）専用です。

PoPパッケージングは熱的問題を引き起こしますか？

はい、熱結合は確かに問題です。上部のメモリダイが熱絶縁体として機能し、その下にあるロジックプロセッサからの熱を保持する可能性があります。この問題に対処するには、エンジニアはボトム基板のサーマルビアを利用したり、メモリパッケージの上にヒートスプレッダを配置したりして、スタックから熱を逃がす最も効果的な熱経路を考案する必要があります。

PoP実装が湿気に敏感なのはなぜですか？

PoPパッケージは非常に薄く、湿気を吸収しやすいです。リフローの急速な加熱中にパッケージ封止内に湿気が閉じ込められると、蒸気に膨張して「ポップコーニング」（剥離）や内部クラックを引き起こします。標準的なコンポーネントとは異なり、PoPは壊滅的な故障を防ぐために、実装前に厳格なベーキングとドライパック取り扱い（通常MSL 3以上）が必要です。

結論：PoPパッケージ

パッケージ・オン・パッケージ（PoP）テクノロジーは、現代の高密度エレクトロニクスの主要な側面の1つであり、性能、サイズ、サプライチェーンの柔軟性の間の優れたトレードオフを提供します。それにもかかわらず、これは簡単に扱えるテクノロジーではありません。製造プロセスの開始から終了まで、熱管理、反り制御、DFAプラクティスへの厳格な準拠が必要です。

一方で、エンジニアにとって、PoP設計の成功は主にメーカーの能力に依存します。他方で、品質に関しては、ベアボード上の正確なインピーダンス制御から実装中の繊細なリフロープロファイル管理まで、妥協は許されません。

複雑なPoP設計では、実装能力が成功と失敗を分ける決定的な要因となることがよくあります。高密度設計を実現する準備はできていますか？標準的なBGAを使用している場合でも、高度なスタッキングを検討している場合でも、JLCPCBはお客様のプロジェクトにふさわしい厳格さを備えた産業グレードの製造を提供します。

高精度PCBAの即時見積もりを取得：今すぐGerberファイルをアップロードして、JLCPCBのスピードと品質を体験してください。

PoP設計の製造準備はできましたか？

今すぐGerberファイルをアップロードして、高精度PCB実装の即時見積もりを取得してください。JLCPCBで見積もりを取得