パワーインテグリティ解析による高性能PCBのための安定した電力供給の構築

重要なポイント

パワーインテグリティ解析は、高性能PCBにおいて安定した電力供給を実現するために不可欠です。低いPDNインピーダンスを維持し、デカップリングコンデンサを最適化し、電圧ドロップとインダクタンスを最小限に抑えた堅牢な電源/グランドプレーンを設計することで、エンジニアは電圧ドロップ、グランドバウンス、電源起因のジッタといった一般的な障害を防止できます。徹底的なPIシミュレーションとスマートなレイアウト手法、そして専門的な製造を組み合わせることで、試作から量産まで信頼性の高い性能を確保できます。

PCB上のすべての信号は、それを供給する電源レールと同じくらいノイズの影響を受けます。インピーダンスマッチングを正しく行い、差動ペアを適切に調整しても、ノイズが多く不安定な電力供給が原因で、検証時に高速設計が失敗することがあります。ここでパワーインテグリティ解析が登場するのです。これを無視することは、エンジニアが犯す最もコストのかかる過ちの一つです。

考えてみてください。最新のFPGAやプロセッサが0.8Vという低い供給電圧で動作し、コア電流が50Aを超える場合、たった30mVの電圧ドロップでもデバイスが動作ウィンドウから外れ、論理エラー、クロックジッタ、さらにはリセットを引き起こす可能性があります。パワーインテグリティ解析は、設計を製造に回す前にこれらの障害を回避するためのツールと方法論を提供します。PCB設計におけるパワーインテグリティ解析の世界を深く掘り下げていきましょう。

現代のPCB設計においてパワーインテグリティ解析が不可欠な理由

パワーインテグリティ解析とは何か、そして高速システムにおけるその役割

では、パワーインテグリティ解析とは何でしょうか？簡単に言えば、PCBの電力分配ネットワーク（PDN）を分析・最適化し、すべてのICが許容範囲内でクリーンで安定した電源供給を受けられるようにするプロセスです。電圧レギュレータの出力から電源プレーンと グランドプレーン、ビア、トレース、デカップリングコンデンサ、そしてICの電源ピンに至るまですべてが含まれます。基本的な目的はシンプルです。対象周波数範囲において、PDNインピーダンスを目標（ターゲット）インピーダンス以下に保つことです。このターゲットインピーダンスは、以下の基本的な関係に基づいています：

Z_target = 許容電圧リップル / 最大過渡電流

例えば、プロセッサが1.0Vで動作し、5%のリップル仕様（50mV）、過渡電流が10Aの場合、目標インピーダンスは50mV / 10A = 5ミリオームとなります。真のエンジニアリング上の課題は、DCから数百メガヘルツまでの速度でその目標に到達することです。

不十分なパワーインテグリティによって引き起こされる一般的な問題

PDNインピーダンスが目標値を超えると、設計全体に問題が雪だるま式に広がり始めます。以下は、パワーインテグリティに直接関連する最も一般的な障害です。

• 過度な電圧ドロップ：過渡電流需要が発生すると、供給電圧がICの最低動作電圧を下回り、タイミング違反やIC機能の喪失を引き起こします。
• グランドバウンス：出力ドライバのスイッチングによりグランドプレーン上に電圧変動が生じ、論理レベルが変化してビットエラーレートが上昇する可能性があります。
• 電源起因ジッタ（PSIJ）：電源レール上のノイズがクロック生成回路に結合することに直接起因するジッタで、クロックエッジにジッタを生じさせ、シグナルインテグリティマージンを低下させます。

効果的なパワーインテグリティ解析の主要要素

PDNインピーダンス、デカップリング、電圧降下の評価

PDNインピーダンス解析は、各IC電源ピンからPDNを「見た」インピーダンスを周波数の関数として計算するプロセスで、通常はDCから1GHz以上までです。結果はインピーダンス対周波数の曲線であり、各ポイントでターゲットインピーダンス以下に保つ必要がある曲線です。さまざまなPDN要素が異なる周波数範囲を担当します。

デカップリングコンデンサの最適化は、単に「コンデンサを問題に投げつける」だけの問題ではありません。すべての実コンデンサには等価直列抵抗（ESR）と等価直列インダクタンス（ESL）があり、自己共振周波数（SRF）を持ちます。コンデンサはSRF以下では容量性です。SRF以上ではコンデンサは誘導性に転じ、実際にPDNインピーダンスを増加させます。適切に設計されたデカップリングネットワークは、複数の異なるコンデンサ値を持ち、インピーダンスのディップが重なり合うことで、全帯域幅にわたってインピーダンスを低く保つことができます。

シグナルインテグリティ解析との統合

多くのエンジニアが気づいていないことがあります。シグナルインテグリティとパワーインテグリティは別々の問題ではありません。それらは非常に密接に関連しており、一方だけを研究しても全体像の半分しか得られません。スイッチングはPDNからの過渡突入電流を引き起こします。その結果生じる電流消費は、電流消費に近い電源プレーン上で電圧降下を引き起こし、その後電源プレーン全体に広がり、電源プレーン上の他のすべてのICに影響を与えます。

敏感なレシーバが同じ電源ドメインに配置されている場合、ノイズはレシーバの電源ピンに直接結合し、スイッチング閾値を変化させます。これによりノイズマージンが小さくなり、データが破損することさえあります。この関係は双方向です。信号帰還電流はグランドプレーンを通って流れ、グランドプレーンのインピーダンスが十分に低くない場合、帰還電流によって生じる電圧勾配が差動ペア上のコモンモードノイズとして現れます。

パワーインテグリティ解析のためのツールと手法

一般的なパワーインテグリティ解析ツールとシミュレーション手法

現在、市場には無料で入手しやすいものからエンタープライズグレードのものまで、多くのパワーインテグリティ解析ツールがあります。選択は、必要な精度のレベル、予算、設計の複雑さによって異なります。

結果の解釈と設計改善の実施

シミュレーションの実行は戦いの半分に過ぎません！真のエンジニアリング判断が求められるのは、結果を解釈し、どの設計レバーを引くべきかを知ることです。共振ピークがターゲットインピーダンスを超えている場合、ピークの周波数を特定する最初のステップは、インピーダンスプロットからそれを特定することです。1～10 MHzの範囲にある場合、VRM出力の近くにバルクコンデンサ（10～47 uF）を追加または移動することが一般的に解決に役立ちます。ピークが50～200 MHzの範囲にある場合、IC電源ピンの近くにより多くのミッドレンジMLCC（100 nF～1 uF）が必要です。

高周波コンデンサの実装インダクタンスが大きすぎる場合、または電源/グランドプレーンの間隔が大きすぎる場合、500 MHz以上のピークはその可能性を示しています。DC電圧降下を評価する際には、電流密度のホットスポット、つまり銅が狭窄部に押し込まれている箇所を特定します。一般的な解決策としては、高電流領域のプレーン銅の幅を広げる、電源プレーン間にビアを追加する、または重要な領域で 銅厚 を1 oz（35 um）から2 oz（70 um）に増やすことが挙げられます。

堅牢な電力供給のための製造上の考慮事項

プレーン設計とビアの最適化

電源プレーンを設計する際には、連続した銅フィルを使用し、分割や切り欠きを避けることが重要です。各スロットや分割は、電流がスロットや分割を迂回する原因となり、それによって経路抵抗とインダクタンスが増加します。分割が必要な場合は、低インピーダンス接続を維持するために多数のステッチングビアを使用してください。多層基板を使用する場合、高周波デカップリングに必要な電源プレーンとグランドプレーン用に層全体を確保できます。

電力供給の最適化には、電流容量の最大化とインダクタンスの最小化が含まれます。一般的なビアインダクタンスは0.5～1.0 nHで、標準的な0.3mmドリルの場合の一般的な電流定格は約1～1.5 Aです。熱とインダクタンスのバジェットを維持するには、層間の10 A電源接続に対して少なくとも8～10個のビアアレイが必要です。 ビアインパッド設計では、ビアはコンポーネントパッド内に配置され、導電性エポキシで充填されるため、ICと電源プレーン間の接続インダクタンスが低減されます。

パワーインテグリティ最適化PCBにおけるJLCPCBの専門知識

PDN設計のための高度なDFMサポート

パワーインテグリティ最適化設計をJLCPCBにアップロードすると、自動DFM（設計製造性）レビューがPDN性能に影響を与える可能性のある潜在的な問題を特定します。システムは電流負荷に対して狭すぎる銅領域を強調表示し、ビアの熱違反の可能性を示し、設計ルールに対するプレーンクリアランスをチェックします。

JLCPCBは、スタックアップ を最大14層まで提供でき、パワーインテグリティを必要とする複雑な多層基板向けに誘電体厚を制御できます。同社にはエンジニアリングチームがあり、スタックアップ要件を分析し、パワーインテグリティ解析で指定された層間間隔要件を満たすラミネートの組み合わせを提案できます。この種のDFMコラボレーションは、設計が2 oz以上の銅厚に踏み込む場合に特に有益です。その場合、処理パラメータを調整する必要があります。

スケールでの信頼性の高い高性能製造

パワーインテグリティは試作だけの問題ではありません。量産の段階では、バッチ内のすべてのボード間で均一性を確保する必要があります。JLCPCBのプロセス制御は、銅厚、誘電体間隔、ビア品質を、パワーインテグリティ解析が依存する状態で、ボード1枚から10万枚まで一貫して維持するように設計されています。

同社のSMTアセンブリサービスは、ベアボード製造を補完し、デカップリングコンデンサの配置にパワーインテグリティに必要な位置精度を提供します。これは、デカップリングコンデンサが実際の回路とは異なる位置に接続されることを意味し、コンデンサ実装による余分なインダクタンスがシミュレーションでモデル化されず、高周波でのPDN性能が低下するためです。JLCPCBのピックアンドプレイス精度とリフロープロファイル制御により、各コンデンサが設計通りに正確に配置されることが保証されます。

手頃で高品質なPCB製造

製造、アセンブリ、部品をワンストップソリューションで時間とコストを節約。
ベンダー調整を減らし、分割出荷を避け、予算を圧迫することなく一貫した信頼性の高い品質を実現します。即時見積もりを取得 >

パワーインテグリティ解析に関するFAQ

Q: PCB設計におけるパワーインテグリティ解析とは何ですか？

パワーインテグリティ解析とは、PCB上の電力分配ネットワーク（PDN）を評価・最適化し、すべての集積回路が指定された許容範囲内でクリーンで安定した電圧を受け取ることを保証するプロセスです。広い周波数範囲にわたって電源プレーンとグランドプレーン、デカップリングコンデンサ、ビア、トレースのインピーダンスをモデル化することを含みます。

Q: パワーインテグリティ解析はシグナルインテグリティ解析とどう異なりますか？

シグナルインテグリティ解析は、トレースに沿って伝わる個々の信号波形の品質に焦点を当て、反射、クロストーク、損失を調べます。パワーインテグリティ解析は、電力分配ネットワークを通じてICに供給される電圧の品質に焦点を当てます。

Q: パワーインテグリティ解析に一般的に使用されるツールは何ですか？

一般的なパワーインテグリティ解析ツールには、DCドロップ解析用のAltium PDN Analyzer、ACインピーダンス解析用のSiemens HyperLynx PI、全波電磁界抽出用のAnsys SIwave、包括的なPI/SI連成シミュレーション用のCadence Sigrityがあります。

Q: 銅厚はPCB上の電力供給にどのように影響しますか？

銅厚は電源プレーンとトレースのDC抵抗を直接決定します。標準的な1 oz（35 um）銅のシート抵抗は約0.5ミリオーム/平方です。2 oz銅に倍増するとこの抵抗が半分になり、IR電圧降下が比例して減少します。

結論

パワーインテグリティ解析は、現代の高性能PCBにとって不可欠なものとなっています。低電圧・高電流化に伴い、電圧ドロップ、グランドバウンス、シグナルインテグリティ問題を防ぐために安定したPDNを維持することが重要です。

デカップリングネットワークを適切に設計し、電源/グランドプレーンを最適化し、インダクタンスを最小化することで、要求の厳しいICへの信頼性の高い電力供給を確保できます。徹底的なPI解析と専門的な製造を組み合わせることで、設計がシミュレーション通りに動作することが保証されます。安定した電力供給を構築する準備はできましたか？今すぐPCB設計をJLCPCBにアップロードしてください。