高速リジッドPCB設計における信号完全性の実践ガイド

私たちはシグナルインテグリティという用語をよく使いますが、実際それは何なのでしょうか？信号パラメータに関係するものなのか、それともシステムパラメータに関係するものなのでしょうか？簡単に言えば、信号がワイヤや伝送線路を伝わる際に、送信された地点と受信された地点で何らかのパラメータが変化します。高速信号の場合、信号損失はさらに大きくなり、データ損失や信号劣化の問題が生じます。では、どのような種類の信号が妨害され、どのように変化するのでしょうか？伝送中に信号がその特性を変化させる4つの主要な現象について説明しました。

そして2番目の質問ですが、どのような種類の信号かというと、基本的に高周波の場合はより高速でスイッチングする0と1があるはずです。もし0が1になり、1が0になれば、データ損失が発生します。もちろん、いくつかのコード訂正技術もありますが、それはまた別の機会の話題です。この問題を解決するには、スタックアップ設計やインピーダンス制御などの要素を考慮する必要があります。設計チームは、より小型のフォームファクタデバイスを追求することでインテグリティを改善できます。これは信号内の寄生効果も低減します。この記事では、シグナルインテグリティの基礎、レイアウト戦略、そしてこれを完全に解決または排除する方法について見ていきます。

シグナルインテグリティの基礎：

トレースは低周波では単純な接続として機能します。しかし、同じトレースが高周波では伝送線路として機能し、リンギング、反射、クロストーク、その他の望ましくない結果を引き起こします。高速IC間の信頼性の高い通信を実現するには、適切なシグナルインテグリティを維持する必要があります。

いくつかのカテゴリに分類される複数の要因が、回路基板上で信号品質を劣化させる可能性があります。上記の基準はすべて、ここにある他の記事でも取り上げられています。これらの4つの主要なシグナルインテグリティ低下の領域に注意する必要があります：

1) 電磁干渉（EMI）：

EMIは、PCB設計の基礎によれば、望ましくない電気的インパルスによって引き起こされる干渉の一種です。高速伝送が適切に制御されない場合、電磁干渉（EMI）と信号損失が発生する可能性があります。本質的にはアンテナ効果の一種であり、あるチップの電磁干渉が2番目のチップの電磁干渉に影響を与え、すべての設計で続きます。この種の問題の原因は、リターンパスの欠如です。詳細については、EMIに関する詳細記事をご覧ください。

2) 意図しない電磁結合（クロストーク）：

密に配線されたワイヤ上の信号間の意図しない相互作用はクロストークを引き起こし、ある信号が別の信号に干渉する可能性があります。隣り合って行われている2つの会話を考えてみてください。話者が互いに近すぎると、相手の話を聞いてしまい気が散る可能性があります。これと同様に、回路基板上のトレースが互いに近すぎると、ある信号が別の信号を誤って「聞く」可能性があるため、干渉が発生することがあります。

3) 同時スイッチングノイズ（グランドバウンス）：

回路基板にハイ状態とロー状態を交互に切り替える多くのコンポーネントがある場合、ロー状態になるときに電圧レベルが本来のようにグランド電位に戻らないことがあります。ロー状態の電圧レベルが高すぎるとバウンスした場合、信号のロー状態が誤ってハイ状態と見なされる可能性があります。これらの多くが同時に発生すると、回路が誤動作し、誤ったスイッチングや重複したスイッチングを引き起こす可能性があります。

4) インピーダンス不整合：

シグナルインテグリティの基礎によれば、インピーダンス不整合は、トレースに沿って電気抵抗（インピーダンス）に変動がある場合に発生します。これは、集積回路に出入りする高速信号にとって特に重要です。信号歪みは、この不一致によって引き起こされる信号の反射から生じます。インピーダンス不整合の詳細については、こちらの詳細記事をご覧ください。

いつシグナルインテグリティを心配すべきか？

技術的には、どの設計にもシグナルインテグリティに関するいくつかの問題がありますが、高速デジタル信号を扱っていない限り、これらの問題は通常、製品の動作に影響を与えたり、過度のノイズを発生させたりすることはありません。すべてのPCBが高速手法を使用して設計される必要はありません。あなたの設計がこのカテゴリに該当するかどうかを確認するには、次の手順に従ってください：

• 最大周波数成分（Fm）が50 MHzを超える
• 最速の立ち上がり/立ち下がり時間（Tr）が10ns未満
• データ転送速度が20 Mbpsを超える
• 近似式の使用：Fm ≈ 0.5/Tr

シグナルインテグリティのテスト方法：

ベクトルネットワークアナライザ（VNA）を使用したSパラメータ測定と、標準テストビットストリームを使用したアイダイアグラムテストは、デジタルシステムにとって最も重要なテストの2つですが、シグナルインテグリティを評価するために実行できる他のテストもあります。オシロスコープはビットエラーレート計算やアイダイアグラムによく使用されますが、一部のVNAはアイダイアグラムを生成できます。

デジタルチャネルを評価するには、アイダイアグラム測定と抽出されたビットエラーレートが不可欠です。これらは、損失、信号反射によるISI、ジッタ、および等化調整の必要性を定量化することを可能にする総合的な評価を提供します。

アイダイアグラム解析：

はい、これは実際のシステムでシグナルインテグリティを確認する方法です。送信信号を基準として、受信した信号と比較します。2つを一致させ、アイの助けを借りて出力をプロットします。それはどのような種類のアイなのでしょうか？ここからどのようにシグナルインテグリティを測定・計算できるのでしょうか？これらの質問はすべて、アイダイアグラムに関する最近のブログで取り上げられています。

ここでは、信号の歪みが大きいほど、アイの形状がより閉じていると言えるだけです。信号が入力と同じであれば、完全に開いたアイが得られます。参考として、上に図を示しました。そこでは両方の現象を確認できます。

シグナルインテグリティ問題の解決方法：

グランドを明確に定義し、ルーティング中に重要なラインの近くにグランドを維持することは、シグナルインテグリティを維持するための重要な要素です。EMIとシグナルインテグリティの問題の大部分は、適切に設計されたスタックアップ、電源およびグランドプレーンの選択、信号層の識別によって解決できます。適切に構築されたスタックアップは、パワーインテグリティにも大きな良い影響を与えます。

グランド、電源、および交互の信号層を含む一般的な構成。反射を防ぐことに加えて、明確に定義されたトレースインピーダンスと信号の近くのグランドを備えた低インピーダンスリターンパスは、EMI放射と受信を低減し、さまざまなレベルの信号からのシールドを提供します。ここにいくつかの簡単なコメントと問題解決のためのガイダンスを示します：

• 短く直接的なルートを使用する 高速信号の場合。
• 鋭角を避ける トレースルーティングにおいて、インピーダンス変動を最小限に抑えるため。
• ソリッドグランドプレーンを使用する信号層の下に、安定したリターンパスのために。
• 差動ペアの長さを一致させる スキューを最小限に抑えるため。
• 層遷移を最小限に抑える可能な限りマイクロビアを使用する。

結論：

結論として、電子システムが発展するにつれて、特に高速設計において、シグナルインテグリティはリジッドPCB性能の重要な要素であり続けるでしょう。エンジニアは、インピーダンスを慎重に調整し、反射を低減し、クロストークを制限し、適切な材料を選択することで、設計において信頼性が高く高速な接続を保証できます。

JLCPCBのような、高速スタックアップサポートを備えたインピーダンス制御PCB製造を提供する専門メーカーと提携することで、初回で成功する可能性を大幅に高めることができます。無料のJLCPCBインピーダンス計算機を使用して、生産前に設計を最適化することもできます。

最新の電気機器は、PCB設計プロセスの早い段階でSI解析を組み込むことで、より良い性能、より高い信頼性、そしてより速い市場投入を実現します。データ破損、ビットエラーレート（BER）の上昇、または電磁両立性（EMC）規格への不適合は、すべてSIが不十分であることの兆候です。