高速PCBの性能を向上させるために挿入損失を低減する方法

重要なポイント

挿入損失を低減することは、信頼性の高い高速PCB性能を実現するために不可欠です。より低いDfを持つ低損失材料の選択、トレース配線とスタックアップ設計の最適化、ビア遷移の最小化、より平滑な銅箔の使用、および精密製造技術の適用により、設計者は誘電体損失と導体損失の両方を大幅に低減できます。これらの戦略は、マルチギガビット設計において、より優れた信号整合性、より広いアイ開口、およびより高いデータレートを維持するのに役立ちます。

PCB上で高速チャネルを設計し、理論上は完璧に見えたのに、レシーバでの信号がトランスミッタから出力されたものとは程遠いものであったという経験はありませんか？その厄介な信号強度の損失は、挿入損失と呼ばれます。これは今日の高速PCB設計の世界において最も重要な性能指標の一つであり、これを無視すると、データリンクが静かに破壊される可能性があります。挿入損失は、伝送線路の2点間における信号電力の全体的な損失を示す指標です。この値はSパラメータと呼ばれ、デシベル（dB）で表されます（順方向はS21、逆方向はS12）。挿入損失の計算式の最も基本的な形は次のとおりです：

挿入損失（dB） = 10 log10 (Pout / Pin)

ここで、Poutは負荷に供給される電力、Pinは伝送線路への入力電力です。パッシブチャネルでは電力が増加することはないため、挿入損失は常に負の値となります。-3 dBは、信号電力が50%低減されていることを示します。

挿入損失が信号品質とデータレートに与える影響

挿入損失が増加すると、レシーバでの信号振幅が減少します。しかし、問題は劣化した信号だけではありません。挿入損失は周波数依存性があり、つまり、信号の高周波成分は低周波成分よりも多く減衰されます。これにより、デジタル波形の形状が変化します。

過度な挿入損失は、アイダイアグラム上でアイ開口が閉じた状態、または圧縮されたアイ開口として示されます。垂直方向のアイ高さが低下し、電圧マージンが減少します。アイの幅は水平方向に縮小し、タイミングマージンが減少します。どちらの影響もビットエラーレート（BER）を上昇させ、アイがレシーバのしきい値を下回ると、リンクは完全に失敗します。この話の教訓は単純です。データレートが高くなるほど、挿入損失のバジェットは厳しくなります。選択する積層材料からトレースの配線に至るまで、あらゆる設計上の決定が、チャネルが合格するか失敗するかに直接影響します。

挿入損失の主な要因

材料特性：誘電率と損失正接

全挿入損失の大部分は、銅トレース周囲の誘電体材料によって引き起こされ、特に1 GHz以上の周波数で顕著です。この挙動を支配する2つの材料特性があります：誘電率（Dk）と散逸率（Df）、すなわち損失正接です。誘電体の損失は、交番電界によって引き起こされる基板内の極性分子の振動によるものです。

この分子摩擦が信号エネルギーを熱に変換します。散逸率（Df）は、このプロセスがどれほど損失が大きいかを示す尺度です。Dfが大きいほど、レシーバに伝達されるのではなく、熱として失われるエネルギーが多くなります。以下は、用途別の各種材料のDkとDfの一覧です：

誘電率（Dk）も間接的な役割を果たします。Dkが大きいほど、信号の伝搬が遅くなり、任意の周波数での波長が短くなります。これにより電気長が長くなり、物理的なトレース長にわたって蓄積される誘電体損失の総量が増加します。Dkが低いほど、信号はより速く伝搬し、所定のトレース長に対する総損失が低くなります。

トレース設計、銅粗度、および 表面処理の影響

挿入損失の第2の大きな原因は導体損失であり、これは銅トレースの抵抗による損失です。導体損失はDCおよび低周波では単純で、トレースの抵抗に基づいており、これはトレース幅、厚さ、および銅の導電率の関数です。しかし、高周波ではもう少し複雑です。周波数が増加すると、電流は導体表面近くの次第に薄い層を流れる傾向があります。銅の表皮深さは1 GHzで約2.1マイクロメートル、10 GHzで約0.66マイクロメートルにすぎません。これは、銅のより小さな断面積が導通するため、トレースのAC抵抗が増加することに相当します。

ここで銅粗度が重要になります。標準的な電着（ED）銅は、RMS粗度（Rq）が約1.0～1.8マイクロメートルです。表皮深さが表面粗度に近づくにつれて、電流がたどる経路が長く、より蛇行したものになります。電子は粗い表面の山を越え谷に落ち込まなければならず、はるかに高い実効抵抗を引き起こします。これが、低プロファイル銅箔が高速設計でますます一般的になっている理由です：

• 標準ED銅（STD）： Rq約1.0 - 1.8 um
• 逆処理箔（RTF）： Rq約0.5 - 1.0 um
• 超低プロファイル（VLP）： Rq約0.3 - 0.5 um
• ハイパー超低プロファイル（HVLP）： Rq約0.15 - 0.3um

表面処理はまた、導体と表面処理の界面における導体損失に影響を与えます。ENIG（無電解ニッケル置換金）は、銅よりもはるかに低い導電率を持つニッケル層を追加するため、表面トレースでの損失が高くなる可能性があります。無電解銀またはOSP（有機はんだ保護剤）は、損失の大きいニッケルバリア層を排除するため、高速表面マイクロストリップラインによく使用されます。

挿入損失を最小化するための実践的な設計手法

最適化された伝送線路配線と スタックアップ計画

目標は、スマートなジオメトリと層計画によって誘電体損失と導体損失を最小化することです。まず、伝送線路のトポロジーを検討してください。ストリップライン構成（2つの基準プレーン間に埋め込まれたトレース）を使用する場合、内層のトレースは薄くなり、同じインピーダンス目標に対してより小さな幅を削減しますが、より良いシールドとしばしばより一貫したインピーダンスを提供します。マイクロストリップトレース（1つの基準プレーンを持つ外層上）は、同じインピーダンスでより広くすることができ、その結果、抵抗損失が少なくなります。埋め込みマイクロストリップ（プリプレグで覆われているが2つのプレーン間にはないマイクロストリップ）は、非常に高速なチャネルに対して良い妥協点を提供します。

挿入損失を管理下に保つには、以下のトレース配線の慣行に従ってください：

1. トレースの長さを実用的な範囲で最小化してください。挿入損失は長さに比例します。節約された1ミリメートルごとに、チャネル損失の節約に直接つながります。
2. ビア遷移を最小化してください。ビアスタブとインピーダンス不連続ごとに損失が追加されます。 バックドリルビア またはブラインド/ベリードビアを使用して、高速ネット上のスタブを回避してください。
3. 連続した基準プレーンを使用してください。高速信号で基準プレーンの分割/ギャップを横断しないでください。プレーンの不連続はインピーダンスの隆起、戻り経路の乱れ、および局所的な損失の増加を引き起こします。
4. 適切なトレース幅を使用してください。より広いトレースのDCおよびAC抵抗は低く、導体損失が少ないことを意味します。実用的な最大のトレース幅を使用し、スタックアップと連携して所望のインピーダンスを実現してください。
5. 不要な曲がりや蛇行配線は避けてください。各曲がりはインピーダンスに小さな擾乱を引き起こします。蛇行配線の長さを合わせる必要がある場合は、鋭い90度のカットではなく緩やかな曲線にしてください。

スタックアップは、トレース幅、誘電体厚さ、およびインピーダンスの関係に直接影響します。高速設計には、各信号層に隣接する連続したグランドプレーンが伴う、適切に設計されたスタックアップが必要です。典型的な8層高速スタックアップは以下のように説明できます：

低損失材料の選択と制御インピーダンス戦略

挿入損失性能にとって最も重要な決定は材料選択です。信号周波数がそれを要求する場合、損失の大きい基板を補うことができる巧妙な配線はありません。高速チャネルには、制御インピーダンスが必須です。インピーダンスの不一致は反射（リターンロス）を引き起こし、それが再反射を引き起こして間接的に挿入損失を劣化させます。標準設計ではインピーダンス公差±10%、重要なチャネルでは±5%を規定してください。目標インピーダンスを達成しながら製造可能な寸法で必要なスタックアップを得るために、必ずファブリケータと協力してください。

低挿入損失のための製造ベストプラクティス

精密エッチングと銅プロファイル制御

最高の設計目標でさえ、製造ばらつきによって妨げられる可能性があります。エッチングの方法はトレースジオメトリに影響を与え、最終的なトレース幅、断面形状、およびエッジプロファイルがエッチングプロセスによって定義されるため、挿入損失に直接影響します。化学エッチングは等方性エッチングを生じ、エッチャントが銅を下方にエッチングするだけでなく、アンダーカットします。これにより、ほとんどのフィールドソルバーが想定する理想的な矩形断面ではなく、台形断面が生じます。アンダーカット（エッチファクターとも呼ばれる）は、銅の重量、エッチャントの化学組成、およびプロセス制御の関数です。アンダーカットが大きすぎると、トレースの上部にくびれが生じ、断面積が小さくなり、導体損失が増加します。このような高速、ファインピッチトレースでは、以下のパラメータを製造業者が慎重に管理する必要があります：

• エッチ補正： 予想されるアンダーカットを考慮してアートを広げる
• エッチャント濃度と温度： エッチレートの均一性を確保するために狭い範囲で制御
• コンベア速度（総エッチ時間とパネル全体の均一性）

接合界面の銅箔プロファイルも高度な製造装置によって制御されます。銅の粗面化された歯側がプリプレグにラミネートされます。上述のように、この粗度は高周波での導体損失の直接的な増加を引き起こします。高速市場で販売しているメーカーは、この目的のために設計された低プロファイルおよび超低プロファイル銅箔を提供しています。

高度なテストと測定方法

ベクトルネットワークアナライザ（VNA）は、挿入損失の典型的な測定ツールです。VNAは様々な周波数で標準信号を送信し、DUTのSパラメータを測定します。S21パラメータについては、挿入損失を直接取得できます。今日、VNAはDCから70 GHz以上まで動作可能で、既存の高速プロトコルの全スペクトルをカバーしています。

時間領域反射測定法（TDR）は、VNA測定と組み合わせてトレースのインピーダンスプロファイルを表示するために使用できるもう一つの選択肢です。TDRが挿入損失を直接測定できなくても、インピーダンスの変化を示すことができ、それが反射と間接的な損失増加を引き起こします。内蔵TDRは、今日の多くのオシロスコープとVNAで利用可能です。

JLCPCBの低挿入損失PCB製造における専門知識

プレミアム低損失材料と高精度製造

低挿入損失が設計の要件である場合、製造業者の材料在庫とプロセス能力が決定的な要素となります。標準および中損失FR4積層材料に加えて、JLCPCBはRogers積層板、Isola積層板、その他の高品質積層材料など、幅広い高周波積層材料を提供しています。

この材料の柔軟性により、妥協する必要はありません。Rogers RO4350Bを使用したRFフロントエンドでも、高速デジタルバックプレーン用の低損失FR4バリアントでも、どちらのアプリケーションも利用可能で、同じプラットフォームから注文できます。JLCPCBのプロセスは厳密なインピーダンス制御に最適化されており、マルチギガビットシリアルリンクの要件を満たす制御インピーダンス公差が利用可能です。

プロトタイプから量産までの信頼性の高い高周波製造

高速PCBの製造においては、一貫性が不可欠です。プロトタイプが挿入損失仕様内であっても、量産品が同じ品質でなければ意味がありません。JLCPCBのすべての製造プロセスは再現性を考慮して設計されており、製造プロセス全体を通じて重要なパラメータを監視するための工程内管理が実施されています。

標準ビルドの製造時間は1～2日から始まり、PCBの価格は$2からですので、高速設計でもう一度イテレーションを行うコストと時間は非常に低く抑えられます。最適な挿入損失性能を決定するために3つの異なるスタックアップ構成のテストが必要ですか？3つのバリアントすべてが1週間でベンチに届きます。

JLCPCBでPCB製造を簡素化

PCB製造、アセンブリ、部品のワンストップサプライヤー。
即時見積もりから迅速な納品まで、ワークフローを合理化し、やり取りを削減し、すべてのビルドをスムーズに進行させます—プロトタイプから量産まで。即時見積もりを取得 >

挿入損失に関するFAQ

Q: PCBにおける挿入損失とは何ですか？

挿入損失とは、PCB伝送線路を伝搬する際の信号電力の減少です。ベクトルネットワークアナライザからのS21 Sパラメータを使用してデシベル（dB）で測定されます。-3 dBの値は、信号電力の半分が失われたことを意味します。

Q: 挿入損失の主な原因は何ですか？

2つの主要な要因は、誘電体損失（基板材料に吸収されるエネルギー、散逸率Dfで定量化）と導体損失（銅トレースの抵抗損失、高周波での表皮効果と銅粗度によって悪化）です。ビア遷移、コネクタ、およびインピーダンスの不一致も総チャネル損失に加算されます。

Q: PCBの挿入損失を測定するにはどうすればよいですか？

ベクトルネットワークアナライザ（VNA）を使用して、テストトレースまたはチャネルのS21パラメータを測定します。重要なネットのスタックアップとトレースジオメトリに一致する専用のテストクーポンを製造パネル上に設計してください。VNAを適切に校正し、正確な結果を得るためにフィクスチャ効果をデエンベッドしてください。

Q: 最も挿入損失が低いPCB材料はどれですか？

Rogers RT/duroid 5880（Df約0.0009）のようなPTFEベースの材料が最も低い損失を提供します。Rogers RO4003C（Df約0.0027）およびMegtron 6（Df約0.002-0.004）のような低損失FR4バリアントは、より低いコストポイントで優れた性能を提供します。標準FR4（Df約0.017-0.025）は最も損失が高くなります。

結論

挿入損失は、単にコンプライアンスリストにチェックを入れるための仕様ではありません。それは、高速チャネルがクリーンで信頼性の高いデータパスを提供しているか、それともノイズであるかを定義する基本的な尺度です。この記事全体で議論してきたように、材料選択と銅粗度からトレース配線とスタックアップ計画、エッチング精度と製造後の測定に至るまで、プロセス全体を通じて注意が必要な設計と製造の一部です。

幸いなことに、挿入損失を制御するためのツールと知識はかつてないほど入手しやすくなっています。低損失積層板は容易に入手でき、 EDAツール は損失を正確に予測するための内蔵フィールドソルバーを提供しており、JLCPCBのようなメーカーは信頼性の高い低損失基板製造のための材料選択とプロセス制御を提供できます。