ビアが高速PCB設計に与える影響

高速信号にはインピーダンス整合が必要です。基本的にこれは、信号経路が受信側のインピーダンスと整合した連続的なインピーダンスを持たなければならないことを意味します。これは、信号を劣化させる可能性のある信号反射を防ぐためです。非常に基本的な言葉で言えば、PCBトレースの特性インピーダンスは、トレース幅、トレースの銅厚、基準GNDプレーンからの距離、および誘電率に依存します。これは高速設計において非常に明確な事項ですが、ビアに関してはいくつかの問題があります。ビアは信号経路における90度の曲がりです。ビアの形状により、信号経路はPCBトレースとは異なります。ビアにはデフォルトで基準プレーンがありません。

形状と基準プレーンの欠如により、ビアのインピーダンスは通常PCBトレースと整合しません。これは信号反射を引き起こし、信号整合性を損なう可能性があります。PCB性能に影響を与える様々な要素の中で、ビアは高速・高周波回路において信号整合性を維持し損失を低減する上で重要な役割を果たします。本記事では、このような設計におけるビアの影響を深く掘り下げ、信号伝送への影響、課題、およびその使用を最適化する方法を検討します。本記事では以下を探求します：

• RF PCBレイアウトにおけるビア遷移は、特にGHz周波数では綿密な設計が必要です。
• HDI PCBでは、適切なビア遷移設計とアンチパッドのサイズ設定がインピーダンス制御の維持に不可欠です。
• グランドプレーンビアの間隔、グランド付きコプレーナ導波路設計、および適切なステッチングビアの使用は、異なる周波数帯域において不可欠です。

ビアとは何か、その動作特性

ビアはPCBに穴あけされた導電経路であり、電気信号が層間を通過できるようにします。これらはコンパクトで多層の設計に不可欠であり、信号ルーティング、電力供給、グラウンディングなどの機能を果たします。しかし、高速・高周波設計では、ビアは信号歪みやインピーダンス不整合などの課題を引き起こす可能性があり、慎重な処理が必要です。この構造の動作特性には以下が含まれます：

• ビアは他の導体と同様に、その長さに沿って分布インダクタンスを持ちます。
• ビアはまた、メッキ穴のバレルとそれが通過する周囲のプレーンによって形成される、その長さに沿った分布容量を持ちます。
• 信号がビアの全長を伝搬するとき、容量とインダクタンスという2つの寄生要素が、通常の信号トレースと同様に伝送線路を形成します。
• 信号がビアの長さの一部のみを伝搬するとき、容量の一部が信号トレースからぶら下がったままになります。これはしばしば「ビアスタブ」と誤って識別されます。

信号整合性に対するビアの影響：

高速設計をルーティングする際、信号整合性を維持するためにビアの配置が重要です。トレースとビアの両方がインダクタンスに寄与し、高周波信号に影響を与える可能性があります。追加のインダクタンスと信号劣化を低減するためにビアの使用を最小限に抑えてください。差動ペアの場合、両方のトレースがビアを均等に使用し、一緒に保たれて不一致の経路を避けるようにしてください。さらに、ビアのアンチパッドの重なりによるグランドプレーンのボイドの生成を避けてください。これは信号戻り経路を妨害し、EMIと信号整合性の問題を増加させます。適切なビア配置は、高速PCB設計における最適な性能を保証します。

• インピーダンス不連続： ビアはトレース形状の変化と寄生容量・インダクタンスの追加により、インピーダンスの変動を引き起こす可能性があります。これは信号反射と性能劣化をもたらす可能性があります。
• 信号損失： 高周波信号はビアによって導入される寄生抵抗とインダクタンスにより損失を経験します。これらの損失は周波数とともに増加するため、ビア設計が重要になります。
• クロストーク： ビアが近すぎると電磁結合が発生し、信号経路間でクロストークが生じます。これは特に高密度の高速設計で問題になります。
• 遅延とスキュー： ビアは信号伝搬遅延の変動を引き起こし、差動信号ペアやバス間でタイミングの不一致をもたらす可能性があります。

高速設計におけるビア不連続の緩和：

ビアはトレースに対して形状変化の短い区間を提示し、容量性および/または誘導性の不連続として現れることがあります。これらの不連続は反射と、ビアを通過する際の信号の一部劣化をもたらします。ビア（および関連するビアスタブ）の悪影響を最小限に抑えるために、全体的なビアスタブ長を短縮してください。長いビアスタブは低い周波数で共振し、挿入損失を増加させるため、これらのスタブはできるだけ短く保ってください。ほとんどの場合、ビアのスタブ部分はビアの信号部分よりもはるかに大きな信号劣化を引き起こします。ビアスタブは15ミル未満に保つことを推奨します。より長いスタブはバックドリルする必要があります。

高周波アプリケーションにおけるビア使用の課題：

高周波信号は低周波信号とは異なる挙動を示し、ビアの導入はいくつかの課題を提示する可能性があります：

• 寄生効果： ビアは本質的に寄生容量とインダクタンスを追加し、高速信号を歪める可能性があります。
• スタブ効果： ビアは適切に終端されないとスタブを形成し、共振器として作用して特定の周波数で信号品質を劣化させる可能性があります。
• 戻り経路の不連続： 高周波信号は途切れのない戻り経路に依存しています。ビアはこれらの経路を中断し、電磁干渉（EMI）を増加させる可能性があります。

高周波インピーダンス問題の緩和：

ステッチングビアを実装し、アンチパッドのサイズを縮小することで、5～50 GHzの周波数範囲におけるインピーダンスの上昇を効果的に緩和できます。これは、ステッチングビアとアンチパッドが協調して信号ビアと並列の容量に影響を与え、ビアの全体的な特性インピーダンスを低減するためです。これらの要素を互いに近づけることでインピーダンスがさらに低下し、目標インピーダンス（シングルエンドまたは差動）により近づきます。詳しくは、 JLCPCB工場でのPCBの組み立て方法 についての詳細な記事をご覧ください。

層間ビア遷移のベストプラクティス：

1. 接続ビアの間隔： グランドプレーンに接続された2つのビア穴間の距離は、最大動作周波数の波長の10分の1を超えてはなりません。

例えば、2.4 GHzの場合、ビア穴は6 mm間隔で配置する必要があります。PCBエッジ周辺への配置は、ラミネートを通るRF損失を低減します。

2. グランド付きコプレーナ導波路：mmWave PCBでは、主要な伝送線路構造はビアフェンス付きのグランド付きコプレーナ導波路です。ビアフェンスは高周波アイソレーション用に設計され、カットオフ以下の周波数を抑制し、mmWave信号が他のボード信号に干渉するのを防ぎます。

チャネル帯域幅に応じたビアの実装：

高速回路についてよくある誤解は「高い周波数のクロックを持っている」というものですが、実際の高速信号は信号の立ち上がり時間と立ち下がり時間に依存します。図は信号の品質に関する重要な洞察を提供します：

1. 立ち上がり時間が20 nsを大幅に超える低速信号： I2C、制御信号、低速GPIOなどの低速信号では、リターンビアやステッチングビアは不要です。低周波では、RF伝送線路上のビアのインピーダンスも、下流の伝送線路セクションがインピーダンス整合されている限り、これらのセクションと密接に一致します。これにより、ビアのインピーダンスを心配する必要が減ります。

2. 3 GHz未満の帯域幅のチャネル： 複数のプレーン層を横断する場合、グランドリターンビアが必要です。3 GHz未満の周波数では、近くにグランドリターンビアがあれば、ビア遷移の入力インピーダンスはしばしば50オームから大きく外れます。したがって、非常に高速なチャネルを扱う場合を除き、特定のステッチングビア構造は一般的に不要です。

3. 5 GHzを超える帯域幅のチャネル： 慎重に設計されたアンチパッドと、信号遷移周辺のステッチングビアのアレイが必要です。

4. 90 GHzを超える帯域幅のチャネル：層遷移に対して完全に異なるアプローチが必要であり、ビアを全く使用しない可能性もあります。周波数が増加するにつれて、特にmmWave周波数では、信号整合性に影響を与える寄生効果により、ビアインピーダンスの重要性が増大します。

特に5 GHzを超える帯域幅では、ステッチングビアがない場合、遷移は誘導性として現れます。この傾向は、約30 GHzまでビア遷移が誘導性として現れ、インピーダンスが3～4倍に増加し続けます。さらに高い周波数では、容量効果が支配的になり、約50 GHzまでインピーダンスが低下します。

高速・高周波設計のためのビアの最適化：

高速・高周波アプリケーションで最適な性能を得るためのビア設計には、いくつかの考慮事項が含まれます：

1. ビア形状： 寄生容量とインダクタンスを最小限に抑えるために、小径ビアを使用してください。HDI PCBで一般的なマイクロビアは、高周波設計に特に効果的です。

2. バックドリル：高周波での共振を排除するために、未使用のビアスタブを除去してください。

3. 制御インピーダンス： 信号反射を避けるために、ビア設計がボードのインピーダンス要件に適合していることを確認してください。

4. ビアステッチング： 一貫した戻り経路を確保しEMIを低減するために、高速信号ビアの周囲に複数のグランドビアを使用してください。

5. ビア・イン・パッド： 高密度設計では、ビア・イン・パッド配置により信号経路長を短縮できますが、はんだウィッキングを防ぐための高度な製造技術が必要です。

従来のPCB設計との比較：

低速またはアナログ設計では、ビアは信号性能に最小限の影響しか与えません。しかし、周波数が増加するにつれて、ビアの寄生効果が顕著になり、精密な設計技術が必要になります。従来のPCB設計では、インピーダンスや寄生効果をあまり考慮せずに標準ビアを使用するかもしれませんが、高速・高周波設計では、信号劣化を最小限に抑えるためにブラインドビア、ベリードビア、バックドリルビアなどの高度なビアタイプが求められます。PCB設計における様々なビアタイプの詳細については、こちらの詳細なブログをご覧ください。

高速PCBにおける適切に設計されたビアの利点：

適切に最適化されると、ビアは高周波・高速PCB設計において複数の利点を提供します：

• コンパクトなルーティング： ビアは多層ルーティングを可能にし、複雑で高密度な設計に不可欠です。
• 改善された熱管理：サーマルビアは高電力部品から熱を放散できます。
• 設計の柔軟性： 適切なビア設計により、性能を損なうことなく信号ルーティングが可能になります。

結論：

ビアはPCB設計において不可欠ですが、高速・高周波アプリケーションでは慎重な検討が必要です。不適切に設計されたビアは信号整合性を劣化させ、損失を増加させ、EMI問題を引き起こす可能性があります。ビアの寄生効果を理解し、バックドリル、制御インピーダンス、ビアステッチングなどの高度な技術を採用することで、設計者はこれらの課題を緩和できます。ビア設計の最適化は、高速・高周波回路の可能性を最大限に引き出し、今日の最先端電子デバイスにおいて信頼性の高い性能を確保するための鍵です。