PCB伝送線路で信頼性の高い高速性能を実現する

重要なポイント

PCB伝送線路は、USB 3.0、PCIe、DDR4、RF設計において信頼性の高い高速PCB性能に不可欠であり、トレースを制御インピーダンス構造に変えることで、反射、クロストーク、減衰を排除します。マイクロストリップ、ストリップライン、またはGCPWジオメトリを正確な計算、連続したリファレンスプレーン、マイター曲げ、3W間隔で選択し、JLCPCBでの精密エッチング、銅プロファイル制御、TDRテストに頼ることで、試作から量産まで一貫した結果を得ることができます。

すべての設計ルールチェックをパスした基板をトレースしたのに、試作機のクロックラインにリンギングが表示されたり、アイダイアグラムがクリーンな穴というよりもシミのように見えたことはありませんか？高速設計において、銅トレースは単なる接続ではありません。それらはPCB伝送線路であり、信号整合性を損なう最も簡単な方法は、これらの線を単純なワイヤとして扱うことです。信号の立ち上がり時間が十分に小さく、トレース長が波長のかなりの部分を占める場合、そのトレースのすべての詳細が重要になります。信号がクリーンであるか劣化しているかは、幅、リファレンスプレーンまでの距離、誘電体材料、そして角の曲がり方によって決まります。

USB 3.0、PCIe、DDR4などのインターフェースでは、わずか数センチメートルのトレース長でこの限界に達します。本記事では、PCB伝送線路の概念、実際の設計で最も重要な種類、制御インピーダンスを得るために使用される最も重要な技術、そして優れた設計を高品質な製品に変える製造上の問題について説明します。

PCB伝送線路とは何か、なぜ重要なのか

高速・RF設計における伝送線路の理解

伝送線路PCB設計とは、その電気的特性が単なるDC抵抗ではなく、分布インダクタンスとキャパシタンスによって決定される銅トレースのことです。トレースの長さが信号波長の約10分の1を超えると、それは伝送線路となり、電圧と電流がトレースのジオメトリとその周囲の誘電体内を電磁波として伝搬します。

特性インピーダンスは、トレース幅、銅厚、基板の誘電率（Dk）、リファレンスグランドプレーンまでの距離に依存します。トレース幅8～12ミルで、マイクロストリップを使用して標準FR4（Dk 4.2～4.7）で50オームの伝送線路インピーダンスを得ることができます。50オーム標準は、ほとんどのRF部品、コネクタ、インターフェース規格の基礎です。

それらが解決する一般的な信号整合性の課題

伝送線路が適切に設計されていない場合、予測可能な一連の問題が発生します：

• 反射は、信号経路に沿ってインピーダンスが変化するたびに発生します。幅が広がったり、グランドプレーンのギャップを通過したり、ミスマッチ負荷に遭遇するトレースは、誤トリガを引き起こすリンギングとオーバーシュートを生み出します。
• クロストークは、隣接するトレース間の望ましくない相互作用です。近接した並行走線は、隣接信号に近端クロストーク（NEXT）と遠端クロストーク（FEXT）を引き起こします。
• 減衰：導体抵抗と誘電体吸収による信号の漸進的な損失。より高い周波数（1 GHz以上）では、誘電体損失が主要な要因となる可能性があるため、材料の選択が重要になります。

PCB伝送線路の主な種類

マイクロストリップ、ストリップライン、コプレーナ導波路のオプション

PCB設計には3つの基本的な伝送線路ジオメトリがあります。マイクロストリップは最も一般的で、外層のトレースと隣接する内層のグランドプレーンで構成されています。信号は基板と空気の混合を通って伝搬し、FR4で実効Dk 3.3～3.8、伝搬遅延は約6 ps/mmとなります。

ストリップラインは、内層の2つのグランドプレーン間に埋め込まれたトレースです。誘電体に完全に囲まれているため、優れたEMIシールドとより一貫したインピーダンスを提供し、FR4で伝搬遅延は約7 ps/mmです。少なくとも4層基板が必要です。

コプレーナ導波路（CPW）は、信号トレースと同じ層にグランド導体を配置し、両側に並べます。グランド付きバリアント（GCPW）は、下にグランドプレーンを追加します。CPWは、優れたインピーダンス制御とグランドビアなしでの容易な部品統合により、RFおよびmmWave設計で人気があります。

アプリケーションに適したタイプの選択

タイプの選択は、周波数範囲、EMIの考慮事項、層数の予算によって決まります：

• 汎用高速デジタル（USB、PCIe、HDMI）：デフォルトはマイクロストリップです。設計が非常に簡単で、検査も非常に簡単で、ほとんどのPCB伝送線路計算ツールで使用できます。
• 高速バス（DDR4/5、マルチレーンPCIe）：ストリップラインは、近接する差動ペア間の優れたクロストーク分離を提供します。
• RF・マイクロ波（6 GHz以上）：GCPWは、ミリ波周波数において最低の放射損失とインピーダンス制御を実現します。
• 混載信号基板：敏感なアナログ信号にはストリップラインを、感度の低いデジタルインターフェースにはマイクロストリップを使用します。

同じ基板上での組み合わせは、多くの設計で頻繁に使用されます。6層PCBでは、内層にDDR4ストリップライン、外層にUSBマイクロストリップを配置することができます。

最適な伝送線路のための必須設計技術

インピーダンス計算と50オーム線路設計

マイクロストリップの場合、特性インピーダンスは次のように近似できます：

Z0 = (87 / sqrt(Er + 1.41)) x ln(5.98 x H / (0.8 x W + T))

ここで、Erは誘電率、Hはグランドプレーンまでの誘電体高さ、Wはトレース幅、Tは銅厚です。1 oz銅、誘電体高さ8ミルの50オームFR4（Er = 4.4）マイクロストリップの幅は約14.5ミルになります。Rogers RO4003C（Er = 3.38）では、必要な幅は約18ミルです。

最後に、PCB伝送線路計算ツールが必要です。EasyEDA、Altium、Saturn PCB Toolkitツールは、簡単な式には含まれていないエッチプロファイルと周波数依存特性を考慮しています。差動ペアの場合、USB 3.0は90オーム、PCIeは100オーム、DDRは100オーム、LVDSは100オームを目標としています。

配線ルール、曲げの最適化、グランドプレーン戦略

トレース幅が定義されたら、配線の実行がインピーダンスが制御されたままであるかを決定します。

連続したリファレンスプレーンを維持します。リターン電流は信号トレースの直下の最小インピーダンス経路をたどります。プレーンスプリット、スロット、ボイド上に高速信号を配線しないでください。これが最も重要な単一のルールです。

インピーダンス不連続を避けるために曲げを最適化します：

1.標準的な高速デジタル設計には45度のマイター曲げを使用する

2.10 GHz以上のRFには、トレース幅の少なくとも3倍の半径を持つ曲線曲げを使用する

3.高周波数で容量性不連続を生み出す90度コーナーを避ける

ビア遷移を最小限に抑えます。各ビアは寄生インダクタンスを導入します。低インダクタンスのリターン経路を提供するために、すべての信号ビアに隣接してグランドステッチングビアを配置します。差動ペアの場合、信号ビアペアの両側にグランドビアを配置します。

3Wスペースルールを使用します：クロストークが約-40 dB以下になるように、隣接するトレース間に少なくともトレース幅の3倍の間隔を確保します。差動ペアでは、ペアの長さに等しくマッチングしますが、蛇行調整（ tight accordionではなく）を使用する必要があります。

高性能伝送線路のための製造上の考慮事項

精密エッチング、銅プロファイル制御、層位置合わせ

設計ジオメトリは製造プロセスで忠実に再現される必要があります。なぜなら、わずかな変動でも実現されるインピーダンスに直接影響するからです。トレース幅の精度はエッチングによって決まります。化学エッチングは銅を横方向と縦方向の両方にエッチングし（アンダーカット）、台形断面を形成します。通常のアンダーカットは両側で幅を0.5～1.5ミル減少させます。メーカーは各銅厚に合わせて調整されたアートワークを事前に広げることでこれを補います。

3 GHz以上では、銅表面粗さが重要です。表皮効果により電流は導体表面に制限され、粗い表面は損失を増大させます。標準箔の粗さは1～2マイクロメートルで、0.3～0.5マイクロメートルの低プロファイル箔は10 GHz以下で0.5～1.0 dB/インチ少なくなります。層の位置合わせ精度は±2～3ミルで、これによりトレースがグランドプレーンに対して移動し、誘電体高さとインピーダンスが変化します。

生産全体を通じた一貫したインピーダンスの確保

メーカーは、すべての生産パネルにインピーダンステストクーポンを使用し、時間領域反射計（TDR）で測定して、テストトレースに沿ったすべてのポイントでインピーダンスを検証します。厳しい公差を達成するには以下が必要です：

1.積層時の誘電体厚さを±0.5ミル以内に制御

2.トレース幅を±0.5ミル以内に維持するエッチ補正

3.パネル全体で一貫した銅メッキ厚

4.均一な誘電率のための安定した積層プロファイル

5.定期的なTDR校正とクーポン検証

PCB製造、アセンブリ、部品のワンストップサプライヤー。
即時見積もりから迅速な納品まで、ワークフローを合理化し、やり取りを削減し、すべてのビルドをスムーズに進めます—試作から量産まで。無料見積もりを取得 >

JLCPCBの高速伝送線路PCBにおける専門知識

正確なインピーダンスと低損失のための高度な製造

設計が制御インピーダンスを要求する場合、メーカーが重要です。JLCPCBのプロセスは、Shengyi S1000-2MやNP-155Fなどの十分に特性評価された材料を使用した精密なスタックアップ管理から始まります。より高い周波数では、Rogers、PTFE、ハイブリッドスタックアップがサポートされ、各材料のDkはインピーダンスツールでプロファイリングされています。すべての制御インピーダンス注文は、同じ生産パネルでTDRクーポンテストを使用して検証され、±10パーセントの公差を目標とし、より厳しいオプションも利用可能です。

統合DFMサポートと高周波製造能力

JLCPCBのDFMレビューは、製造前に伝送線路固有の問題をキャッチし、以下を評価します：

• 選択された銅厚で信頼性の高いエッチングにはトレース幅が狭すぎる
• 要求されたインピーダンスを達成できない誘電体高さ
• インピーダンス不連続を生み出すビア配置
• リターン電流経路を妨害するグランドプレーンボイド

EasyEDAを使用するエンジニアの場合、スタックアップエディタとインピーダンス計算機はJLCPCBの材料とプロセス能力に直接リンクされています。設計中に計算したインピーダンス値は、生産で得られるものと一致します。高度な機能には、内層と外層の制御インピーダンス、エポキシ充填のビアインパッド、GCPW構造用のエッジメッキグランド接続が含まれます。

試作から量産までの信頼性の高い生産

JLCPCBは、試作から量産まで同じプロセスパラメータを維持します。試作からのスタックアップ、エッチ補正、積層プロファイルは量産に再利用され、一貫した信号整合性を確保します。生産は2ドルから始まり、ターンアラウンドは最速1～2日で、インピーダンスに敏感な設計を迅速に反復し、TDR測定で検証し、自信を持って量産にスケールアップできます。

PCB伝送線路に関するFAQ

Q: PCB設計における伝送線路とは何ですか？

伝送線路とは、DC抵抗ではなく分布インダクタンスとキャパシタンスによって動作が支配される銅トレースです。これは、トレース長が信号波長の約10分の1を超える場合に発生し、トレースのジオメトリが信号伝搬を制御する主要な要素となります。

Q: なぜ50オームがPCB伝送線路の標準なのですか？

これは、最小減衰（約77オーム）と最大電力処理（約30オーム）の間の妥協点です。50オームのコネクタとテスト機器を中心とした数十年にわたる標準化により、普遍的なデフォルトとして定着しています。

Q: マイクロストリップとストリップラインの違いは何ですか？

マイクロストリップは外層にあり、下に1つのグランドプレーンがあります。ストリップラインは2つのグランドプレーン間の内層にあり、優れたEMIシールドを提供しますが、少なくとも4層基板が必要です。マイクロストリップはよりシンプルで、部品への直接アクセスが可能です。

Q: グランドプレーンは伝送線路インピーダンスに影響しますか？

もちろんです。グランドプレーンは伝送線路構造の半分です。スプリットやボイドなどの不連続は、リターン電流経路を妨害し、インピーダンス不連続を生み出します。固体で連続したグランドプレーンがインピーダンス制御の最も重要なルールです。