より良いEMC規格のための設計ガイドライン
1 min
- 1. EMCとは何か?
- 2. EMC対EMI:
- 3. EMCコンプライアンス:
- 4. EMC標準とは何か?
- 5. EMCの測定とモニタリング?
- 6. より良いEMC標準のための設計ガイドライン:
- 7. 立ち上がり時間と立ち下がり時間を制御する方法
- 8. ボードレイアウト設計ガイドライン:
- 結論:
EMCとは、デバイスが共有動作環境において意図したとおりに動作し、同時に同じ環境内の他の機器が意図したとおりに動作する能力に影響を与えない能力の尺度です。デバイスが電磁エネルギーにさらされたときにどのように反応するかを評価することは、この一部であり、イミュニティ(またはサセプタビリティ)テストとして知られています。デバイスの内部電気システムによって生成されるEMIの量を測定すること(エミッションテストとして知られるプロセス)も、もう一つの要素です。
EMCの両方の側面は、あらゆるシステムにおいて重要な設計およびエンジニアリング上の考慮事項です。デバイスのEMCを適切に予測しないと、安全リスク、製品故障、データ損失など、多くの悪影響を及ぼす可能性があります。その結果、エンジニアがデバイスが実環境でどのように動作するかをより明確に把握できるよう、EMCおよびEMI用の幅広いテスト機器が開発されています。
EMCの重要性:デバイスが他のデバイスからの干渉を受けずに動作し、自身も干渉を引き起こさないことを保証します。
増大するニーズ:デバイスの複雑化と相互接続性の向上に伴い、EMCはコンプライアンスと機能性にとって極めて重要です。
1. EMCとは何か?
EMCはElectromagnetic Compatibility(電磁両立性)の略です。市場にあるすべての電子デバイス/機器はEMCに準拠している必要があり、つまり製品の意図された用途に対するEMC規制および標準を満たさなければなりません。どのEMC規制および標準がどの製品に適用されるかは、製品が販売される国(例:EUやUSAなど)によって定義されます。
EMC準拠製品は、以下の項目の1つまたは複数を満たす必要があります:
- 環境内の他のデバイス/機器に干渉しないこと(エミッション)。
- 環境内の他のデバイス/機器によって妨害されないこと(イミュニティ)。
- 静電気放電(ESD)イベントによって妨害または破壊されないこと。
- 電磁パルス(EMP)によって妨害または破壊されないこと。
この文脈で追加で言及できる点:製品は自身に干渉しないこと。このトピックは特にEMCを指すものではなく、信号整合性を指します。ただし、信号整合性とEMCはしばしば密接に関連しています。
2. EMC対EMI:
EMIはElectromagnetic Interference(電磁干渉)の略で、しばしばEMCと混同されます。EMIとは、ある電子デバイス/機器Aが、その周囲にある別の電子デバイス/機器Bに妨害を引き起こすことを意味します。
EMCとEMIの違いは何でしょうか?EMC準拠製品は、開発中にEMIについてテストされる必要があります。EMC準拠製品では、EMIはもはや発生しないはずです。これは、EMC準拠製品が、その電磁イミュニティが十分に高く、電磁エミッションが十分に低いことを証明し、事前に定義された環境でシームレスに動作するためです。
3. EMCコンプライアンス:
EMCコンプライアンスとは、電子製品または電気機械製品が、それが販売される国の法律、指令、および規制に準拠していることを意味します。まず、各国政府は自国のEMC規制(法律、指令)を発行しています。これらの国内規制はしばしば多国間規制を参照しています(例:欧州連合の諸国はEMC指令2014/30/EUを参照)。
第二に、政府は通常、適用可能なEMC標準を定義する責任を持つ組織、委員会、またはコミッティを設立、任命、または選定します。そのような組織や委員会は、適用可能なEMC標準で定義されたテストに合格した製品が、EMC規制(法律、指令)に準拠するように、適用可能なEMC標準を定義します。
4. EMC標準とは何か?
1) EMC標準とは何か?
EMC標準および規範は、EMCの用語、規則、およびテスト方法を定義します。さらに、電気機械製品および電子製品の電気的および電磁的エミッションとイミュニティの限界値と最小テストレベルを規定します。
2) なぜEMC標準が必要なのか?
EMC標準は、テスト方法、テスト機器、およびテスト環境を定義することにより、測定を比較可能で再現可能にするのに役立ちます。そして最も重要なことに、EMC標準はEMCテストに調和をもたらすことを目的としており、最良の場合はグローバルな調和です。これにより貿易障壁が低減され、社会にとって最も重要な結果として、調和されたEMC標準は世界的な繁栄と富の増大に貢献します。
3) 誰がEMC標準を策定するのか?
EMCの規範および標準は、認められた国際的および国内的または地域的な組織によって定義および文言化されるか(例えば、EUはEMC標準の文言化をCENELECに委任)、または行政機関および/もしくは規制機関がEMC標準および規制を自ら文言化します。
4) どのような種類のEMC標準があるのか?
以下のEMC標準のクラスまたはタイプを区別する必要があります:
基本EMC出版物:基本EMC出版物は、EMCテストの用語と条件を規定し、電磁両立性を達成するために必要な規則を定義し、テスト方法(テスト技術、テストセットアップ、テスト機器および環境)などを規定します。基本EMC出版物は、他のEMC標準(EMC製品標準、汎用EMC標準など)が参照するEMC標準です。
EMC製品標準:EMC製品標準は、電気道路車両や同軸ケーブルなど、特定の製品に適用されます。
EMC製品ファミリー標準:EMC製品ファミリー標準は、共通の一般的特性を持ち、同じ環境で動作する可能性があり、類似の応用分野を持つ製品グループに適用されます。
汎用EMC標準:汎用EMC標準は、特定の製品(ファミリー)EMC標準が存在しない、特定のEMC環境(住宅/産業)で動作する製品向けです。
5. EMCの測定とモニタリング?
エミッションテストには、受信アンテナ、増幅器、スペクトラムアナライザなどのEMI測定機器の使用が必要です。これらのツールが連携して、デバイスによって生成されるノイズの量と種類を正確に測定します。これは、開放型試験場またはシールドされた無響(または半無響)テストチャンバーで行うことができます。
イミュニティ(またはサセプタビリティ)テストは、外部ソースからのノイズに耐えるデバイスの能力を判定することを含みます。これを行うには、特定の周波数の電磁エネルギーをシミュレートおよび測定できるツールが必要です。EMCテスト機器は、様々な周波数でデバイスに電磁ノイズを印加したり、電力サージをシミュレートしたり、デバイスの電源の有効性を評価するために使用される場合があります。最終的に、デバイスの性質、その意図された用途、および規制要件が、どのタイプのテスト機器が必要かを決定します。
6. より良いEMC標準のための設計ガイドライン:
1. ループ面積を最小化する
2. 信号リターンプレーンを分割、ギャップ、または切断しない
3. コネクタ間に高速回路を配置しない
4. 信号遷移時間を制御する
ルール#1:ループ面積を最小化する
この単純なルールは、ほとんどすべての人のEMCガイドラインリストに載っていますが、他のガイドラインを優先して無視されたり妥協されたりすることがよくあります。しばしば、ボード設計者は信号電流がどこを流れるのかさえ知りません。デジタル回路設計者は信号を電圧の観点で考えることを好みます。信号整合性およびEMCエンジニアは、信号を電流の観点で考えなければなりません。
すべての優れた回路設計者が信号電流について知っておくべき2つのことがあります。
1. 信号電流は常にその源に戻る(つまり、電流経路は常にループである)
2. 信号電流は最小インピーダンスの経路をたどる。
メガヘルツ周波数以上では、信号電流経路は比較的特定しやすいです。これは、高周波での最小インピーダンス経路が一般に最小インダクタンス経路であり、一般にループ面積を最小化する経路であるためです。電流は可能な限り往路電流の経路に近い形で戻ります。低周波(一般にkHz周波数以下)では、最小インピーダンス経路は最小抵抗経路になる傾向があります。低周波電流は広がるため、追跡がより困難です。重要な電流リターン経路は、往路電流経路から比較的離れている場合があります。
ルール#2:信号リターンプレーンを分割、ギャップ、または切断しない
確かに、リターンプレーンに適切に配置されたギャップが必要とされる状況もあります。しかし、これらの状況は比較的まれであり、常に低周波電流の流れを制御する必要性を伴います。最も安全な経験則は、すべての信号電流を戻すための1つのソリッドプレーンを提供することです。特定の低周波信号が脆弱であるか、ボード上の回路に干渉する可能性があると予想される状況では、別の層のトレースを使用してその電流を源に戻します。一般に、ボードの信号リターンプレーンを分割、ギャップ、または切断しないでください。低周波結合問題を防ぐためにギャップが必要だと確信している場合は、専門家のアドバイスを求めてください。設計ガイドラインやアプリケーションノートに頼らず、他人の「類似」設計で「うまくいった」スキームを実装しようとしないでください。
ルール#3:コネクタ間に高速回路を配置しない
当社のラボでレビューまたは評価したボード設計の中で、これは最もよく遭遇する問題の1つです。EMC要件を追加コストや労力なしで全く問題なく満たすはずの単純なボード設計が、この単純なルールに違反したために、重度のシールドとフィルタリングを施されることが何度もあります。
なぜコネクタの位置がそれほど重要なのでしょうか?数百メガヘルツ以下の周波数では、波長はメートル程度かそれ以上です。プリント回路基板上の可能なアンテナは電気的に小さくなる傾向があり、したがって効率が悪いです。しかし、ボードに接続されたケーブルや他のデバイスは、比較的効率的なアンテナとして機能する可能性があります。
トレース上を流れ、ソリッドプレーンを通って戻る信号電流は、プレーン上の任意の2点間に小さな電圧差を生じさせます。これらの電圧差は一般に、プレーンを流れる電流に比例します。すべてのコネクタがボードの1つのエッジに沿って配置されている場合、それらの間の電圧は無視できる程度になる傾向があります。しかし、コネクタ間に配置された高速回路は、コネクタ間に数ミリボルト以上の電位差を容易に生じさせる可能性があります。これらの電圧は、接続されたケーブルに電流を駆動し、製品が放射エミッション要件を超える原因となる可能性があります。
ルール#4:信号遷移時間を制御する
100 MHzのクロック速度で動作するボードは、2 GHzでの放射エミッション要件を満たせないはずがありません。適切に形成されたデジタル信号は、低次高調波にかなりの電力を持ちますが、高次高調波にはそれほど多くの電力を持ちません。高次高調波の電力は、デジタル信号の遷移時間を遅くすることで最もよく制御されます。過度に長い遷移時間は信号整合性と熱問題を引き起こす可能性がありますが、これらの競合する要件間でエンジニアリング上の妥協点に達する必要があります。ビット周期の約20%の遷移時間は、クロストークと放射エミッションによる問題を最小化しながら、適度に見栄えの良い波形をもたらします。アプリケーションによっては、遷移時間はビット周期の20%より長くても短くてもよい場合がありますが、遷移時間を偶然に任せるべきではありません。
7. 立ち上がり時間と立ち下がり時間を制御する方法
- スルーレートが制御されたロジックファミリーを使用する。
- デバイスの出力に直列に抵抗またはフェライトを挿入する。
- デバイスの出力に並列にコンデンサを挿入する。
最初の選択肢であるスルーレート制御ロジックは、特に整合終端を駆動する場合に、しばしば最も効果的なオプションです。しかし、ほとんどの適切に設計されたボード上のロジック回路の大部分は容量性終端を持ちます。これらの回路の立ち上がり時間を制御するために直列抵抗を使用すると、設計者により多くの制御を与え、通常はコストが低くなります。フェライトも効果的ですが、抵抗よりもコストが高く、制御性が低くなります。コンデンサは実際にソースデバイスが引き込む高周波電流量を増加させる可能性があり、ほとんどの場合、遷移時間制御に適切な選択ではありません。
リターンパスでの電流の流れを妨げることによって、シングルエンド信号を遅くしたりフィルタリングしたりしようとすることは決して良い考えではないことに注意してください。例えば、高周波ノイズをフィルタリングしようとして、リターンプレーンのギャップ上に低速トレースを意図的に配線したり、グランドにフェライトを配置したりすべきではありません。
8. ボードレイアウト設計ガイドライン:
1) トレース:
トレース幅を広げる:より広いトレースは放射エミッションを減少させます。
90度の角度を避ける:特に高速アプリケーションでは反射を低減するため。
リターン電流経路を考慮する:放射エミッションと共通インピーダンス結合を低減するため。
2) ビア:
高速信号ビアの周囲にステッチングビアを追加する:高速信号ビアの周囲にステッチングビアを追加すると、グランドプレーンの完全性が向上し、エミッションが低減されます。
3) エリア:
クリティカルエリアと非クリティカルエリアを分離する:高周波回路と低レベルアナログ回路はクリティカルです。
4) グラウンディング:
直接グラウンディングパス:電流リターンのための低インピーダンスで直接的な経路を確保します。
グランドプレーンを使用する:トップ層とボトム層のソリッドグランドプレーンは内層をシールドするのに役立ちます。
分割グランドプレーンを避ける:大きなループと高いエミッションを防ぎます。
グランドポアの充填:PCBのトップ層とボトム層を回路グランドで充填することは、電流のためのソリッドリターンパスを提供することにより、放射エミッションを低減するのに役立ちます。
シールドとしてグランドプレーンを活用する:PCB上のソリッドグランドプレーンはシールドとして機能し、ノイズの多い信号を敏感な信号から分離します。ただし、それらは電界と高周波磁界に対してより効果的です。
5) デカップリング:
すべてのコネクタピンにコンデンサ:放射エミッションを低減し、伝導イミュニティを改善するため。コネクタのすべてのピンにコンデンサを追加すると、不要な信号をフィルタリングし、デバイスの外部干渉に対するイミュニティを改善するのに役立ちます。
結論:
電磁両立性(EMC)は、デバイスが意図された環境で干渉を引き起こしたり受けたりすることなく効果的に機能することを保証する、電子設計の重要な側面です。エミッションとイミュニティを含むEMCの原則を理解することで、エンジニアは規制標準に準拠し、実環境で信頼性高く動作する製品を設計できます。
EMC標準を遵守することは、電磁干渉(EMI)を低減し、国内および国際規制への準拠を確保するために不可欠です。エミッションおよびイミュニティテストなどの適切なテスト方法論は、デバイスの性能を評価し、潜在的な脆弱性を特定するのに役立ちます。さらに、ループ面積の最小化、グラウンディング戦略の最適化、信号遷移時間の制御など、EMCを意識した設計手法を実装することで、電磁妨害に対する製品の堅牢性を大幅に向上させることができます。
電子デバイスが進化し続け、ますます複雑な環境に統合されるにつれて、EMCはエンジニアにとって重要な考慮事項であり続けます。初期設計段階からEMCコンプライアンスを優先することで、メーカーは製品の信頼性、規制承認、および現代の電子エコシステムにおけるシームレスな動作を確保できます。
学び続ける
PCBの基礎:シンプルなPIマッチングを用いた50オームPCBトレース
RF(無線周波数)設計に取り組む際、PCB上のアンテナとRFコンポーネント間の信号伝送には細部への注意が求められます。重要な側面の一つはアンテナトレースの設計であり、これはRF信号が効率的に伝搬するための導管として機能します。本記事では、PCB設計におけるアンテナトレースの50オーム特性インピーダンス維持の重要性と、RFアプリケーションで最適な性能を実現するためのベストプラクティスについて詳しく解説します。 1. 50オームインピーダンスの重要性 RFシステムでは、伝送線路全体にわたって一貫した特性インピーダンスを維持することが、信号反射を最小限に抑え、電力伝送を最大化するために極めて重要です。50オームの特性インピーダンスは、電力処理能力、信号完全性、およびインピーダンス整合の容易さの間の最適なバランスから、RF設計で広く採用されています。アンテナトレースのインピーダンスが接続されたRFコンポーネント(アンテナ、トランシーバー、増幅器など)のインピーダンスと一致すると、信号損失と反射が最小限に抑えられ、効率的なRF信号伝送が実現します。 2. 50オームアンテナトレースの設計上の考慮事項 ● ト......
PCBにおけるビア設計の可能性を解き放つ:パフォーマンスと接続性の向上
ビア設計はPCBの重要な要素であり、効率的な信号の流れ、優れた熱性能、高品質な放熱、そして層間および部品間の接続を容易に確立する方法を可能にします。本記事では、PCBにおけるビア設計の重要性を探り、さまざまなビアの種類を理解し、パッド設計におけるそれらの意義について議論し、ビア設計を最適化するためのベストプラクティスを提供します。 ビアとは何か? ビアはプリント基板(PCB)設計において、基板の異なる層間の電気的接続を確立する重要な部品です。導電経路として機能し、信号、電力、グランド接続がPCBを通じてシームレスに流れることを可能にします。 ビアは通常、ドリルで開けられた穴であり、銅などの導電性材料でメッキされ、層間の電気信号の伝達を可能にします。ビアの直径は、特定の設計要件と製造能力によって決定されます。 ビアを作成する際には、PCBの各層の適切な回路と正しく配置・位置合わせされていることを確認することが重要です。ビアの位置は重要な役割を果たし、信号の流れの最適化、干渉の低減、効率的なルーティングの実現に貢献します。 PCBにおけるビア設計の重要性 ビア設計は、PCBの最適な性能と接続性を確保す......
高速PCB設計におけるアイダイアグラムの役割
高速PCB設計において、信号完全性は非常に重要です。デジタルデバイスの周波数が高くなるにつれて、高速PCB上のコンポーネント間の信頼性の高い通信を確保する必要があります。高速設計における信号完全性を評価するための最も効果的なツールの1つがアイダイアグラムです。これは、ベースバンドパルス伝送システムの性能に対するチャネルノイズ、分散、符号間干渉の複合的な影響を評価するためのツールです。 アイダイアグラムはデジタル信号の性能を視覚的に表現し、エンジニアがノイズ、ジッタ、タイミングエラーなどの要因を評価できるようにします。数学的な観点から見ると、アイパターンは信号の確率密度関数(PDF)の可視化です。アイダイアグラムにおいて開いたアイパターンは、最小限の信号歪みに対応します。このブログでは、高速PCB設計におけるアイダイアグラムの役割、その重要性、および信号完全性の向上にどのように役立つかを探ります。 信号の符号間干渉 符号間干渉とは、信号完全性の問題により2つの連続する信号が互いに干渉する場合に発生する状態です。信号は周波数領域または時間領域のいずれかで互いに区別されます。両方の条件が同時に発生するこ......
ビアが高速PCB設計に与える影響
高速信号にはインピーダンス整合が必要です。基本的にこれは、信号経路が受信側のインピーダンスと整合した連続的なインピーダンスを持たなければならないことを意味します。これは、信号を劣化させる可能性のある信号反射を防ぐためです。非常に基本的な言葉で言えば、PCBトレースの特性インピーダンスは、トレース幅、トレースの銅厚、基準GNDプレーンからの距離、および誘電率に依存します。これは高速設計において非常に明確な事項ですが、ビアに関してはいくつかの問題があります。ビアは信号経路における90度の曲がりです。ビアの形状により、信号経路はPCBトレースとは異なります。ビアにはデフォルトで基準プレーンがありません。 形状と基準プレーンの欠如により、ビアのインピーダンスは通常PCBトレースと整合しません。これは信号反射を引き起こし、信号整合性を損なう可能性があります。PCB性能に影響を与える様々な要素の中で、ビアは高速・高周波回路において信号整合性を維持し損失を低減する上で重要な役割を果たします。本記事では、このような設計におけるビアの影響を深く掘り下げ、信号伝送への影響、課題、およびその使用を最適化する方法を検討し......
FPGAを理解する:詳細ガイド
私が若い電子技術者だった頃、FPGAについて非常に興味がありました。FPGA(Field-Programmable Gate Array)は、製造後にユーザーが設定できるように設計された半導体デバイスの一種です。内部には大量のゲートがあり、実際のチップを製造することなく、ユーザーがプログラムしてチップの動作を再現できます。従来のマイクロコントローラやプロセッサとは異なり、FPGAはカスタムハードウェアロジックの実装において比類のない柔軟性を提供します。この記事では、FPGAの基礎、応用、利点、構造、動作原理、およびプログラミングの基本について解説します。 FPGAとは何か? FPGA(Field-Programmable Gate Array)は、特定のハードウェアレベルのタスクを実行するためにプログラムおよび再プログラム可能な集積回路(IC)です。単一のアプリケーション向けにカスタム製造されるASIC(Application-Specific Integrated Circuit)とは異なり、FPGAはユーザーがロジック構成を定義・変更できる汎用性を提供します。FPGAの主な利点は、プログラミン......
より良いEMC規格のための設計ガイドライン
EMCとは、デバイスが共有動作環境において意図したとおりに動作し、同時に同じ環境内の他の機器が意図したとおりに動作する能力に影響を与えない能力の尺度です。デバイスが電磁エネルギーにさらされたときにどのように反応するかを評価することは、この一部であり、イミュニティ(またはサセプタビリティ)テストとして知られています。デバイスの内部電気システムによって生成されるEMIの量を測定すること(エミッションテストとして知られるプロセス)も、もう一つの要素です。 EMCの両方の側面は、あらゆるシステムにおいて重要な設計およびエンジニアリング上の考慮事項です。デバイスのEMCを適切に予測しないと、安全リスク、製品故障、データ損失など、多くの悪影響を及ぼす可能性があります。その結果、エンジニアがデバイスが実環境でどのように動作するかをより明確に把握できるよう、EMCおよびEMI用の幅広いテスト機器が開発されています。 EMCの重要性:デバイスが他のデバイスからの干渉を受けずに動作し、自身も干渉を引き起こさないことを保証します。 増大するニーズ:デバイスの複雑化と相互接続性の向上に伴い、EMCはコンプライアンスと機能......