安定した効率的な高性能PCBのためのパワーネット最適化

重要なポイント

• システムとしてのパワーネット：これは、クリーンで安定した電圧を供給するために構築された、プレーン、ポア、トレース、ビアの完全な銅ネットワークです。
• IRドロップの制御：銅の抵抗は電圧降下を引き起こします。より広いトレース、ソリッドポア、またはより厚い銅（2 oz以上）を使用して、電圧許容範囲内に収めてください。
• ループ面積の最小化：デカップリングコンデンサを電源ピンの近くに配置し、短く広いトレースで高速過渡電流に対応してください。
• ビアのスケーリング：単一の0.3mmビアは1～2Aしか運びません。大電流経路には、複数のステッチビアの並列アレイが必要です。
• DFMが重要：信頼できるファブリケータと銅厚、エッチング、スタックアップを検証することで、設計が物理的な現実と一致することを確認してください。

かつて、負荷時にブラウンアウトしたボードがあり、私はそれがすべての原因だと思いましたが、そうではありませんでした。レギュレータをテストし、コンデンサを交換し、ベンチ電源にまで尋ねました。問題は、ボードの半分にわたって5V電源を負荷まで送る細い0.3mmのトレースで、途中でほぼ200mVの損失を意味していました。それは私が決して忘れられない教訓でした。パワーネットは単なる「電圧を運ぶワイヤー」以上のものです。それは、電源レールを必要とするすべてのコンポーネントに供給するために使用される、プレーン、ポア、トレース、ビアの銅構造全体です。

それを真剣に受け止めなければ、電圧降下とノイズ、そしてトラブルシューティングが最も煩わしいタイプの故障が発生します。この記事では、私が今日考えるパワーネットについて議論したいと思います：それらが何であるか、なぜ高密度多電圧設計においてかつてないほど重要であるか、基本的な設計ルール、高度な最適化、そしてあなたの美しいパワーネットが実際に生産で機能するかどうかを決定する製造上の考慮事項です。それでは始めましょう。

PCB設計におけるパワーネットの理解

パワーネットとは何か、その基本的な役割

パワーネットとは、1つの電源レール（3V3、5V、VCOREなど）をそのソースからそれを使用するすべての負荷に運ぶ銅です。専用プレーン、ポリゴンポア、幅広トレース、または最も一般的にはビアで接続されたこれら3つの組み合わせの形をとることがあります。パワーネットの主な役割は非常にシンプルです：どれだけの電流が流れていても、常にすべての負荷にクリーンで安定した電圧を供給することです。つまり、過熱することなく連続DC電流を運び、電圧を降下させることなく高速過渡電流を提供することです。建物の配管を想像してください。信号ネットはメッセージを伝える細い管であり、パワーネットはすべての蛇口に同時に供給する主要な水道です。パイプが小さすぎたり、圧力が低下したりすると、下流のすべてのポイントが悪影響を受けます。

パワーネットと信号ネットの違い

パワーネットと信号ネットは異なる種類のものであり、それらが同じであると考えるのは初歩的な間違いです。私はそれらを次のように分類します：

• 電流：信号ネットではミリアンペア、パワーネットではアンペアまたは数十アンペア。
• ジオメトリ：信号は狭いトレースを好み、パワーネットは広いポア、および低抵抗のプレーンを好みます。
• 故障モード：不良な信号ネットはデータエラーを引き起こし、不良なパワーネットは電圧降下、発熱、および完全なシャットダウンを引き起こします。
• リファレンス：信号には連続したリターンパスが必要です。パワーネットには低インピーダンスのパートナーグラウンドプレーンが必要です。

現代の設計においてパワーネット管理が重要な理由

電圧降下、ノイズ、システム安定性への影響

パワーネット設計の最も重要な方程式の1つは、銅に関するオームの法則です：V = I × R。パワーネット内の1ミリオームの抵抗ごとに電圧降下が発生し、その降下がIRドロップです。例として、10Aレールでパワーネット内の抵抗がわずか5mΩだとします。これは50mVの降下に相当します。0.9V定格で3%の許容範囲がわずか27mVのコアレールでさえ、過渡やノイズを考慮する前にすでに予算を超えています。

静的IRドロップ以外に、スイッチング負荷はノイズを導入します。ずさんなパワーネットはそのノイズを全体に伝播させ、敏感なアナログおよび高速部分に結合する可能性があります。優れたパワーネット管理では、レールは動作範囲全体にわたって堅固で、静かで、安定しています。

大電流および多電圧設計における課題

今日のボードには、通常、12vin、5V、3V3、1V8、1V2、0V9コアなど、十数以上のレールが含まれています。それぞれが独立したパワーネットであり、スタックアップ内のプレーン面積とビアスペースを争っています。

• プレーンの不足：各レールを独自のソリッドプレーンに割り当てるのに十分な層があることは稀であり、そのため層は分割プレーンまたはアイランドになります。
• 高い過渡電流：GaNコンバータと新しいSoCは、従来のネットではクリーンに提供できない高い過渡電流を必要とします。
• 熱結合：大電流の高温ネットは、近くのコンポーネントの動作に影響を与えます。
• リターンパスの競合：分割電源プレーンは、その上にルーティングされた信号のリターンパスを妨害する可能性があります。

効果的なパワーネット設計の核心原則

プレーン割り当て、電流容量、IRドロップ制御

最初に行う必要がある大きな決定は、プレーン割り当てに関連しています。4層ボードでは、通常、内層の1つをグラウンドとして使用し、2番目の内層を信号の感度と電流に応じて複数の電流／電源層に分割し、最も感度が低く電流が大きい層には最も厚い銅が必要です。銅の断面積が電流容量を決定し、業界標準の参照はIPC-2152です。トレースの幅と銅の厚さ（平方フィートあたりのオンス、1 oz銅は約35 µm、2 ozは約70 µm）が断面積を決定します。

外部1 oz銅の簡単なガイドラインは、幅1mmのトレースが10°Cの適度な温度上昇で2～3Aを安全に運べることです。より多くの電流が必要ですか？銅を増やし、プレーンをポアし、または2 oz銅に上げて、ボード面積を増やすことなく断面積を2倍にします。

デカップリング戦略とループ面積の最小化

DCは静的銅で処理できます。高速過渡にはローカルエネルギーリザーバが必要です。それがデカップリングコンデンサの役割であり、それらができることはほぼ完全にレイアウトに依存します。悪者は面積、つまりループインダクタンスと呼ばれ、コンデンサからパワーネットを通って負荷へ、そしてグラウンドを通って戻る電流が流れる空間として定義されます。ループインダクタンスの1ナノヘンリーごとに、電流の急激な変化時にコンデンサに逆らいます。

• 電源ピンの近くに小型（1～100nF）の高周波コンデンサ。
• パッドからビアへの長く細い接続を避け、ビアはプレーンに直接降ろしてください。
• 電源プレーンと隣接するグラウンドプレーンの間隔（誘電体）を最小限に抑えて、垂直ループを減らしてください。
• 低周波バルク需要には、さらに外側にバルク容量（10～100µF）を追加してください。

パワーネット最適化のための高度なテクニック

シミュレーション、解析ツール、ターゲットインピーダンス計画

電力分配ネットワーク（PDN）とそのターゲットインピーダンスは、静的パワーネットと動的挙動の間の橋渡しです。ターゲットインピーダンスは、最悪の過渡電流下で電圧許容範囲を維持しながら、レールが提示できる最高のインピーダンスです。古典的な式はZ_target = ΔV / ΔIで、ΔVは許容できる電圧リップル、ΔIは過渡電流ステップです。1Vレールが2%の許容範囲で5Aの過渡にさらされる場合、望ましい結果は0.02V / 5A、つまり対象周波数範囲で4mΩです。ここで現代のEDAツールがその価値を発揮します。DC IRドロップソルバーはプレーン全体の電圧のカラーマップを表示し、AC PDNアナライザーはパワーネットとデカップリングがDCから数百MHzまでターゲットインピーダンス以下に留まることを保証します。製作を試みる前にシミュレーションできるのに、ベンチでドロップを探す意味はありません。

複雑な電力分配のためのレイアウトベストプラクティス

レールが増えても、レイアウトの規律によりパワーネットはクリーンに保たれます：

• 大電流レールには銅をポアしてください。ルーティングしないでください。ソリッドポリゴンポアは薄いトレースよりも全体的なインピーダンスを低減します。
• ビアは惜しみなくステッチしてください。ビアには限られた電流容量があり、プレーン間遷移を実行するには複数のビアを並列に使用する必要があります。
• プレーンを分割しないでください。プレーンを連続して使用し、トレースや不要なカットアウトでスライスしないでください。
• ソースと負荷を互いに近接して配置し、ネットを短縮してIRドロップを減らしてください。

ビアに関する簡単な注意：一般的な0.3mmメッキビアは1～2Aを快適に運ぶので、10Aの遷移には単一のビアではなく小さなアレイが必要です。習慣にすべきは、ビアを単なる接続ではなく、電流定格のあるコンポーネントとして扱うことです。

堅牢なパワーネットのための製造上の考慮事項

銅厚、プレーン連続性、エッチング均一性

銅の重量は公称目標値であり、実際の厚さはメッキ／エッチングに依存します。2 oz銅に基づいてIRドロップ予算を設計したのに、薄い銅や不均一な銅が得られると、実際の抵抗が増加し、マージンが減少します。

• パワーネットの抵抗は、銅の厚さと一貫性によって決まります。
• エッチングの均一性は重要です。過剰エッチングはポアを狭め、アンダーカットエッジは断面積を小さくします。
• プレーンの連続性は、積層、ボイド、または位置ずれを乗り越えて、作成した低インピーダンスプレーンを維持する必要があります。

大電流用の設計は、涼しく動作するボードとブラウンアウトするボードの違いを意味する可能性があり、 厚銅 （2 oz以上）を指定および検証することがすべての違いを生む可能性があります。

生産において設計性能を保証するためのプロセス制御

プロトタイプから数千台に移行する場合、再現性が鍵です。ボード1では問題ないがボード500ではおかしいパワーネットは、堅牢な設計であれば、最も幸運なものです。銅メッキの厚さ、エッチング補正、積層圧力、層位置合わせはすべて厳密に管理されています。そして、実際に製造されたパワーネットがシミュレーションされたものと一致することを保証します。非対称スタックアップもここで重要です。非対称性と積層熱は反りを引き起こし、銅と接合部に応力を与えます。ここで有能なファブリケータが役立ちます。

パワーネット最適化PCBにおけるJLCPCBの専門知識

優れたパワーネットを作成することは仕事の半分です。残りの半分は、それを再現できるメーカーを見つけることです。これはJLCPCBが私のボードに対して常に行ってきたことです。

電力分配に焦点を当てた専門的なDFMレビュー

JLCPCBのDFM自動検証は、予想電流に対する不十分な銅厚、ギリギリのビア数、プレーン不連続など、パワーネットを静かに破壊する問題を特定します。これらは製作前にキャッチされるため、リンスピンと多くのベンチデバッグを節約できます。

JLCPCBは、制御された銅重量（厚銅を含む）、厳密なエッチング公差、適切に管理された多層積層により、プレーンの連続性と銅厚を設計意図に近づけて維持します。その一貫性が、IRドロップとターゲットインピーダンスの予算を実際のボードで実現可能にします。同じプロセス制御が、2ドルのプロトタイプから本格的な量産まで使用されます。したがって、パワーネットがシミュレーションを通過すれば、ユニット1でもユニット10000でも同じです。迅速なターンアラウンド、即時見積もり、組み込みSMTアセンブリにより、 電源整合性を損なうことなく迅速に反復できます。

手頃で高品質なPCB製造

製作、アセンブリ、部品のオールインワンソリューションで時間とコストを節約。
ベンダー調整を減らし、分割出荷を避け、予算を圧迫することなく一貫した信頼性の高い品質を実現します。今すぐ見積もりを取得 >

PCBパワーネットに関するFAQ

Q：PCB設計におけるパワーネットとは正確には何ですか？

パワーネットは、プレーン、ポリゴンポア、トレースからビアまでの銅ネットワーク全体であり、3V3や5Vなどの1つの電源レールをそのソースからそれを消費するすべての負荷に分配します。信号ネットとは異なり、その役割は情報を運ぶことではなく、大電流でクリーンで安定した電圧を供給することです。

Q：IRドロップはパワーネットにどのように影響しますか？

IRドロップは抵抗によって失われる電圧で、V = I × Rに従います。ここでIは負荷電流、Rは銅の抵抗です。大電流ネット全体で数ミリオームでも数十ミリボルト降下する可能性があり、低電圧コアレールの厳しい許容範囲を超えることがあります。より広い銅、プレーン、より短い経路、より多くの並列ビアで低減します。

Q：大電流パワーネットにはどの銅重量を使用すべきですか？

電流と許容温度上昇に依存し、IPC-2152が参照です。大まかな目安として、1 oz銅（約35µm）は軽いレールを処理し、2 oz銅（約70µm）は追加のボード面積を消費することなく大電流レールの断面積を2倍にします。大電力供給には、2 oz以上の厚銅が一般的です。

Q：デカップリングコンデンサの配置がそれほど重要なのはなぜですか？

デカップリングの効果はループインダクタンスに依存し、これはコンデンサからパワーネットを通りグラウンドを通って戻る電流経路の面積によって決まります。高周波コンデンサを電源ピンのすぐそばに配置し、短く太い接続と近くのビアでそのループを最小化し、コンデンサが実際に高速過渡を供給できるようにします。悪い配置は優れたコンデンサでさえほぼ無用にします。

結論

パワーネットは、回路図上の「VCC」以上のものです。それは他のシステムと同様に電流供給システムであり、電流を運ぶのに十分な銅を持ち、IRドロップを制限するのに十分低い抵抗を持ち、過渡に対する密なデカップリングを持ち、周波数全体でインピーダンスをターゲット値以下に保つように設計されたスタックアップを持つように設計されるべきです。

レールが増殖し過渡電流が増加するにつれて、パワーネット管理はますます重要になります。銅、プレーン、ループ面積が正しければ、JLCPCBのようなファブリケータと協力して、銅、プレーンを厳密に管理してその設計を複製でき、ボードは負荷時に涼しく、静かで、安定した状態を保ちます。パワーネットを一等市民のように扱えば、それらは静かに仕事をしてくれます。つまり、神秘的なブラウンアウトを二度とデバッグする必要がなくなります。