PCB設計のためのデカップリングコンデンサの選び方と配置方法

すべてのデジタルPCBはデカップリングコンデンサに依存していますが、驚くほど多くの基板が、たった一つの単純なミス、つまり不適切な配置や選定によって引き起こされる電圧降下、グリッチ、電磁干渉（EMI）の問題に依然として悩まされています。

このガイドでは、デカップリングコンデンサの役割、適切な値の選び方、配置場所、避けるべきレイアウトミスについて解説し、次の基板が一発でクリーンに動作するようにします。

重要なポイント

• 各ICの電源ピンの近くにデカップリングコンデンサを1つ配置します。
• ほとんどのデジタル回路には100 nFのX7R積層セラミックコンデンサ（MLCC）を使用します。
• ローカルデカップリングと電源付近のバルクコンデンサを組み合わせます。
• 電流ループとトレース長をできるだけ短くします。
• 常に特定のICのデータシートのガイドラインに従います。

デカップリングコンデンサとは何か？

デカップリングコンデンサは、集積回路（IC）の電源ピンとグランドピンの間に直接配置される小さなコンデンサです。ローカルなエネルギー貯蔵庫として機能し、スイッチング時に瞬時電流を供給し、電源レールから高周波ノイズをフィルタリングします。PCB業界では、しばしば「decap」と略されます。

デカップリングコンデンサは、集積回路が突然の電流需要に直面したときに、近くの電荷供給源を提供します。この過渡電流をローカルに供給することで、安定した電源電圧を維持するのに役立ちます。その主な機能は以下の通りです：

• 高周波スイッチング時に瞬時電流を供給する。
• 電源レールの電圧降下を低減する。
• 高周波スイッチングノイズをフィルタリングする。
• 電力分配ネットワーク（PDN）全体の電力完全性を向上させる。

図：ICの電源ピンとグランドピンに並列接続されたデカップリングコンデンサ。

注記

回路図設計時にコンデンサ記号を理解することは、正しい部品が選定されることを確実にし、有極性コンデンサの極性エラーなどの組立問題を防ぐのに役立ちます。

なぜ集積回路にデカップリングコンデンサが必要なのか？

デジタルICは、内部トランジスタを毎秒数百万回から数十億回スイッチングします。各スイッチング過渡は突然の電流需要を引き起こします。基板上のすべてのトレースとビアには寄生抵抗とインダクタンスがあるため、この突然の需要は電源レールに一時的な電圧降下を引き起こします。

適切なデカップリングがない場合、PCBは以下の問題を経験する可能性があります：

• 電圧降下とグランドバウンス。
• 信号完全性の問題（ジッタ、リンギング、クロストーク）。
• アンテナとして機能する電源トレースから放射されるEMIの増加。
• マイクロコントローラのランダムなリセットや予測不可能な論理エラー。

デカップリングコンデンサは、この過渡需要が基板の他の部分に到達する前に吸収し、電気的障害をシステム全体ではなくローカルに留めます。

図：電流スパイク、電荷を供給するデカップリングコンデンサ、およびその結果としての安定した電圧を示しています。

デカップリングコンデンサはどのように機能するのか？

スイッチング中、ICはメイン電源ではなく近くのコンデンサから一時的に電流を引き出します。過渡が過ぎると、コンデンサは電源レールから再充電されます。コンデンサはICの物理的に近くにあるため、電圧レギュレータへの長い帰還電流経路よりもはるかに速く応答します。

デカップリングコンデンサ vs. バイパスコンデンサ

デカップリングコンデンサとバイパスコンデンサという用語はしばしば互換的に使用され、ほとんどの実用的な設計では、単一のMLCCが両方の役割を果たします。しかし、それらはわずかに異なる理論的役割を果たします。

現代のデジタル設計では、各IC電源ピンに1つの100 nFセラミックコンデンサがあれば、通常両方の役割をカバーします。ルーティングとレイアウトの区別が実際に重要になる場合の詳細な内訳については、PCBレイアウトにおけるバイパスコンデンサの決定版ガイドを参照してください。

適切なデカップリングコンデンサの選び方

デカップリングコンデンサの選定は、値、誘電体、定格電圧、パッケージサイズ、自己共振周波数の5つのパラメータに帰着します。

静電容量値

• 100 nF（0.1 uF）：ほとんどのデジタルロジックIC、マイクロコントローラ、論理ゲートの標準的なローカルデカップリング値。
• 1 uF：中周波サポート、ノイズに敏感なまたは混合信号電源レールで100 nFと並んで使用されることが多い。
• 10 uF以上：レール全体または基板セグメントにわたるより遅い、より大きな電流過渡のためのバルクコンデンサ。

誘電体タイプ

• X7R：温度に対して安定（マイナス55～プラス125℃）、一般的なデジタルデカップリングの標準選択。
• X5R：X7Rに類似しているが温度範囲が狭い（マイナス55～プラス85℃）、コンパクトな民生電子機器で一般的。
• C0G/NP0：非常に安定して精密だが、パッケージサイズあたりの静電容量が低い。通常、電源デカップリングではなくアナログフィルタやRF回路用。

定格電圧

常にレール電圧以上の余裕を持った定格電圧を選択してください。セラミックコンデンサはDCバイアスが定格電圧に近づくにつれて実効静電容量が減少し（DCバイアスエージングとして知られる）、時には60～80％も減少します。3.3 Vまたは5 Vレールに10 Vまたは16 V定格のコンデンサを使用すると、実際の静電容量が表示値に近く保たれます。

パッケージサイズ

• 0402：コンパクト、高密度高速PCB設計で使用。やや高コストで手はんだ付けが難しい。
• 0603：ほとんどのデジタル基板に適したサイズとコストの一般的なバランス。
• 0805：手組み立てやリワークが容易で、基板スペースに余裕がある場合に使用。

スルーホールコンデンサはかつて一般的でしたが、現代の設計では、はるかに優れた高周波性能と最小化された寄生効果により、表面実装デバイスが好まれています。これについては、表面実装技術 vs スルーホールの比較で詳しく読むことができます。

自己共振周波数（SRF）

すべての実在するコンデンサは、リード、内部構造、実装トレースからの寄生インダクタンス（等価直列インダクタンス、ESL）を持っています。

自己共振周波数以下では、コンデンサは容量性として動作し、周波数が上がるにつれてインピーダンスが低下します。SRF以上では、その寄生インダクタンスが支配的になり、インピーダンスが再び上昇するため、コンデンサは効果的にデカップリングしなくなります。より小さな静電容量値とより小さなパッケージは、一般により低いESLを持ち、したがってより高いSRFを持ちます。

これが、設計で複数のコンデンサ値を組み合わせる核心的な理由です：100 nFコンデンサは、一般的な10 uFコンデンサがすでに自己共振周波数を超えているより高い周波数でも効果的であり、10 uFコンデンサは100 nFが供給できないより低い周波数をカバーします。

理想的なSRFを持つコンデンサでも、デカップリングコンデンサの配置がICから遠すぎると性能が低下するため、部品選定とPCB配置は常に連携して機能します。

図：10マイクロファラドコンデンサと100ナノファラドコンデンサを比較したインピーダンス対周波数チャート。各コンデンサの自己共振周波数ディップを示しています。

注記

常にICのデータシートを最初に確認してください。メーカー推奨の値とレイアウト配置ガイドラインは、一般的な経験則よりも優先されます。

デカップリングコンデンサは、PCBの電力分配ネットワーク（PDN）の一部であり、その全体的な目標は、DCから高速デジタルロジックによって生成されるスイッチング過渡に至るまで、広い周波数範囲にわたって安定した低インピーダンスの電源レールを維持することです。

なぜ100 nFが最も一般的なデカップリングコンデンサ値なのか？

100 nFが業界標準になった理由は：

• 小さなパッケージで優れた高周波性能を提供します。
• 低寄生インダクタンスのコンパクトなMLCCパッケージに容易に収まります。
• 非常に安価で、すべてのフットプリントで広く入手可能です。
• ほとんどのデジタルICに汎用値として適しています。

しかし、高速プロセッサ、FPGA、システムオンチップ（SoC）は、単一の100 nFコンデンサでは供給できない低周波過渡をカバーするために、追加の1 uFおよびバルクコンデンサを必要とすることがよくあります。このため、100 nFはデジタルデカップリングのデフォルトの出発点であり続け、追加の静電容量はアプリケーションの電力需要によって必要な場合にのみ追加されます。

適切なMLCCを見つける部品ライブラリを閲覧

• 推奨MLCCをJLCPCB部品ライブラリから直接簡単に見つけて調達できます。

デカップリングコンデンサを正しく配置する方法

デカップリングコンデンサの適切な配置は、正しい静電容量値の選択と同じくらい重要です。配置は、正しくサイズ設定されたコンデンサが実際に機能するかどうかを決定します。

IC電源ピンの近くに配置する

コンデンサをICの電源ピンから数ミリメートル以内に保ちます。距離はトレースインダクタンスを追加し、インダクタンスはまさに高周波デカップリングを妨げるものです。

トレースを短く保つ

コンデンサから電源ピンとグランドピンへの短く直接的なトレースは、電流経路に沿った寄生抵抗とインダクタンスを最小化します。

電流ループ面積を最小化する

電源ピン、コンデンサ、グランド接続によって形成されるループは、物理的に可能な限り小さくする必要があります。より小さなループはより少ないEMIを放射し、より低いインダクタンスを示します。不適切なデカップリングコンデンサの配置はループインダクタンスを増加させ、高周波効果を低下させます。

グランドプレーンに直接接続する

コンデンサのグランドパッドを、可能な限り短い帰還電流経路でグランドプレーンに直接配線します。グランド接続を複数の層や長いトレースを通して配線することは避けてください。

専用ビアを使用する

コンデンサパッドとプレーンの間にビアが必要な場合、パッドのできるだけ近くに配置された専用ビアを使用し、スペースが許す場合は複数のビアを並列に使用してインダクタンスをさらに低減します。

電源ピンごとに1つのコンデンサ？

多くの現代のIC、特にFPGAや高ピン数のマイクロコントローラは、複数の電源（VDD）ピンを持っています。一般的な規則として、データシートがピンが内部プレーンを共有すると明示的に記載していない限り、電源ピンごとに1つのローカルデカップリングコンデンサを配置します。

図：デカップリングコンデンサの正しい近接配置と不正確な遠隔配置のPCBレイアウト比較。

異なるPCBタイプのデカップリングコンデンサレイアウト推奨事項

バルクコンデンサ vs. ローカルデカップリングコンデンサ

完全な電力分配ネットワークには、一方を他方の代わりにするのではなく、両方のコンデンサタイプが連携して機能する必要があります：

• バルクコンデンサ：電源レール全体にわたる遅い高エネルギー電流変化をサポートし、通常電源入力またはレギュレータ出力付近に10～47 uF以上。
• ローカルデカップリングコンデンサ：各ICでの高速スイッチング過渡を処理し、通常100 nF、時には1 uFを追加。
• 組み合わせ：低周波レール変化から高速デジタルスイッチングイベントまで、広い周波数範囲にわたって低インピーダンスを提供します。

図：入力からバルクコンデンサを経て、ローカル100 nFデカップリングコンデンサを持つICへの電力の流れ図。

避けるべき一般的なデカップリングコンデンサのミス

図：一般的なデカップリングコンデンサ配置ミスを強調するPCBレイアウト。

一般的なMCUの典型的なデカップリングコンデンサ構成

ほとんどのMCUメーカーは、すべての電源ピンに隣接してローカルセラミックデカップリングコンデンサを配置することを推奨しており、正確な値はデバイスのハードウェア設計ガイドラインに指定されています。

図：STM32のVDDピンの隣に配置された100 nFデカップリングコンデンサと、グランドプレーンへの短いビアを示すPCBレイアウト例。

デカップリングコンデンサ設計チェックリスト

• コンデンサを電源ピンから数ミリメートル以内に配置する。
• 電源とグランドのトレースをできるだけ短く広く保つ。
• 帰還電流経路ループを最小化するために固体グランドプレーンに直接接続する。
• 一般的なデジタルデカップリングにはX7RまたはX5R MLCCを使用する。
• レギュレータまたは電源入力点の近くにバルクコンデンサを追加する。
• 常にICデータシートの推奨値と配置に従う。

結論

正しい静電容量の選択は仕事の半分に過ぎません。低ESL MLCC、短いPCBトレース、固体グランドプレーン、データシート推奨の配置が連携して、安定した電力分配ネットワークを構築します。これらの実践に従うことで、信号完全性が向上し、EMIが低減され、単純なマイクロコントローラ基板と複雑な高速デジタルシステムの両方の信頼性が向上します。

PCBの製造を始める準備はできましたか？即時見積もりを取得

• 効果的なデカップリングネットワークの設計は、信頼性の高いPCBを構築する一部に過ぎません。同様に重要なのは、レイアウトが意図した通りに正確に製造できることを確認することです。
• 高度なPCB製造、精密SMT組立、数百万のすぐに利用可能な部品により、JLCPCBは実証済みの設計を生産準備完了のハードウェアに変えるお手伝いをします。設計が完了したら、設計ファイルをアップロードするだけでオンライン見積もりを即座に取得し、自信を持ってプロトタイプから生産へ移行できます。

デカップリングコンデンサに関するFAQ

Q: 高速ICの正確なデカップリングコンデンサ値を計算するにはどうすればよいですか？

コンデンサ値を計算するには、過渡電流需要、最大許容電圧リップル、過渡持続時間を決定します。以下の式を使用します：
静電容量 = （過渡電流 × 過渡持続時間）÷ 最大許容リップル電圧

バルク電力供給が引き継ぐ前に必要な最小ローカル静電容量を見積もることができます。ただし、PDNインピーダンス全体をモデリングすることが高速基板の業界標準アプローチです。

Q: デカップリングコンデンサをPCBの反対側に配置するとどうなりますか？

コンデンサを反対側（例：底面層）に配置すると、ICピンに接続するためにビアが必要になります。ビアは寄生インダクタンス（通常ビアあたり約1～2 nH）を追加します。この追加されたインダクタンスは、コンデンサの高周波スイッチングノイズをフィルタリングする能力を大幅に低下させる可能性があります。どうしても底面にコンデンサを配置する必要がある場合は、複数のビアを並列に使用してインダクタンスを低減してください。

Q: なぜデカップリングコンデンサにとって低等価直列抵抗（ESR）が重要なのですか？

低等価直列抵抗（ESR）は、コンデンサが蓄積されたエネルギーをほぼ瞬時に放電することを可能にします。高等価直列抵抗（ESR）は過渡電流の流れを制限し、コンデンサがICのスイッチング要求に応答するのが遅すぎる原因となり、電圧降下と電源レールノイズにつながります。

Q: 固体グランドプレーンはデカップリングコンデンサの性能にどのように影響しますか？

固体グランドプレーンは、デカップリングコンデンサへの低インピーダンス帰還電流経路を提供します。固体グランドプレーンがない場合、帰還電流は長い誘導性トレースを通って流れる必要があり、ループ面積が増加し、電力完全性が損なわれ、EMI放射が高まります。