高密度BGA成功のための効果的なエスケープルーティング戦略

重要なポイント

• エスケープルーティングは、高密度BGA、特に0.5mmピッチ以下のものをうまくファンアウトするために不可欠です。
• 0.5mm以上にはドッグボーンファンアウトを使用し、より微細なピッチにはビア・イン・パッド（充填＆キャップ）に切り替えてください。
• HDIマイクロビアとスタックビアは、ルーティング密度を大幅に改善し、層数を削減します。
• 差動ペアの対称性を維持し、スタブを短くすることで、信号整合性を保ちます。
• スマートなスタックアップ、DFMチェック、そして確かな製造能力を組み合わせることで、信頼性が高く高歩留まりな結果が得られます。

484ボールのBGAを基板に載せて「ルーティング」をクリックし、EDAツールが固まるのを見たことはありませんか？あなただけではありません。何百ものピンがグリッド上にあり、簡単な逃げ道が見つからないとき、そこではエスケープルーティングが効果を発揮します。高密度部品の下から基板の残りの部分へ信号を引き出す技術は、エスケープルーティングと呼ばれます。ピン数が増加し、パッケージピッチが1/2mm以下になると、これが現代のレイアウトにおける最大の単一制約となります。

これを正しく行えば、基板は製造可能で、信頼性が高く、クリーンになります。そうでなければ、反射、ショート、そして痛みを伴う歩留まり損失に悩まされることになります。このチュートリアルでは、PCBエスケープルーティングが実際に何を意味するのか、結果を決定するパラメータ、ピッチ別にファンアウトをルーティングする最も効果的な方法、考慮すべきトレードオフ、そしてそれを可能にする製造能力について説明します。それでは始めましょう。

エスケープルーティングとは何か、なぜ重要なのか：

現代のPCBレイアウトにおけるエスケープルーティングの定義

しかし、エスケープルーティングとは何でしょうか？簡単に言えば、高密度部品の各パッドから短いPCBトレースを、通常のルーティングが可能な場所まで引き出すプロセスです。混雑したスタジアムから、人々が通りに出る前に最寄りの出口を通って導き出すようなものだと考えてください。BGA（ボールグリッドアレイ）では、パッドはパッケージの下に2Dグリッド状に配置されています。内側のボールが周囲にあるため、単にトップ層を通過するだけでは済みません。

エスケープルーティングは、各パッドを各層のビアまたはチャネルに展開し、すべての信号をルーティングできるようにすることで、この問題に対処します。これは通常のルーティングとは異なります。エスケープルーティングは、部品フットプリントからの1つのホットエスケープにのみ適用されます。信号がアレイの端に達し、「エスケープレーン」に入るか、内層に落ちると、残りのレイアウトは従来通りです。

ファインピッチBGAと高ピン数がもたらす課題

ジオメトリが小さくなるにつれて、難易度は急速に上昇します。1.0mmピッチのBGAでは、ボール間にビアを配置し、さらにギャップにトレースを通すことができます。0.4mmピッチになると、そのギャップはほとんどなくなります。核心的な問題は数値です。隣接する0.8mmピッチのパッド間には、ビアパッド、トレース、および両側に必要なクリアランスを収めるために、約0.4mmのクリアランスしかない場合があります。

標準的なスルーホールビアは0.5mm以下では収まらないため、マイクロビアと高密度相互接続（HDI）構造を採用する必要があります。これは、ピン数が多いという事実によってさらに悪化します。1,000ボールのデバイスのすべてのネットを引き出すには、4つ以上の信号層が必要になる場合があり、層が増えるごとにコストと複雑さが増大します。重要なのは、ルーティング可能性と、各設計者が対処しなければならない層数のバランスです。

エスケープルーティングの成功を決定する主要因：

BGAピッチ、ビア技術、および層スタックアップの影響。

エスケープルーティングの試みの成否を決定する3つの主要な変数があります。

第一はピッチです：2つのボールの中心間の距離です。ピッチが他のすべての実際の予算を決定します。

第二はビア技術です：標準的なメカニカルビア（JLCPCBでは最小0.2mmドリル）は、最小0.8mmピッチに到達できます。レーザードリルマイクロビア（最小0.15mm）と ビア・イン・パッド は、基板スペースを取り戻すために必要です。

第三は層のスタックです：信号層が多いほど、層あたりの逃げるボール数が減り、混雑が緩和されますがコストが増加します。優れたスタックアップは、グランドプレーンとパワープレーンが互いに隣接するように使用されることを保証し、信号がある層から別の層に移動するときに、クリーンなリターンパスが確保されます。

信号整合性、電源整合性、およびルーティング可能性への影響

エスケープルーティングは単なる幾何学的なパズルではありません。ファンアウトで導入する各ビアスタブ、層遷移、インピーダンス不連続は、信号整合性に影響を与えます。高速ネットで長い ビアスタブを使用すると、アイダイアグラムに影響を与える反射と共振が発生します。

電源整合性も同様に重要です。電源とグランドのボールは、できるだけ低いインダクタンスで引き出す必要があります（ビアを直接プレーンに落とすか、幅広のトレースを使用）。不適切な電源ファンアウトは、高速スイッチング時にデバイスを飢えさせ、PDNにノイズを寄与します。エスケープパターンは高密度になる可能性があり、1つのエスケープが他の3つをブロックすることがあります。ファンアウトの順序と対称性が、パッケージ全体をルーティングできるかどうかを直接決定します。

実証済みのエスケープルーティング技術とベストプラクティス

ドッグボーン、ビア・イン・パッド、および高度なファンアウトパターン

古典的な主力はドッグボーン（またはドッグボーン）パターンです。各BGAパッドは、犬の骨に似たパターンで4つのボール間のスペースに配置されたビアに接続されます。安価で、理解しやすく、1.27mmピッチから0.5mmピッチまで信頼性があります。

ビア・イン・パッドでは、ビアはBGAパッドの真ん中に配置されます。これは多くのスペースを解放するために必要であり、0.5mmピッチ以下では、リフロー中に半田がバレルに吸い込まれないように、ビアをエポキシで充填し、メッキでキャップすることが重要になります。ファインピッチBGAには、樹脂充填とキャップメッキを施したビア・イン・パッドが必要であり、JLCPCBはそれを行っています。最高密度では、高度なHDIファンアウトを使用して、埋め込みビアを備えたスタックまたはスタガードマイクロビア技術を使用して、複数の薄い層にルーティングを作成できます。これが、20層基板を使用せずに0.4mmピッチデバイスで千以上のボールを逃がす方法です。

異なるピッチサイズと密度に対するルーティング最適化

異なるピッチにはさまざまなプレイブックがあります。以下の表は、各一般的なピッチの既知の出発点の概要を示しています。

覚えておくべき簡単な経験則は、BGAの最外列はビアなしでトップ層にルーティングできることが非常に多く、したがって設計者はルーティングが容易な信号や重要でない信号をこれらの最外列に配置することがよくあります。層変更が必要なネットを除いて、内側列のビアの使用は避けるようにしてください。

エスケープ領域における差動ペアと高速信号の管理

エスケープゾーンでは、高速インターフェースに特別な注意が必要です。PCIe、USB 3.x、SerDesレーンなどの差動ペアを使用する場合、ペアの両側がファンアウトで対称的に扱われ、同じビア構造とトレース長を持つことを確認してください。

高速エスケープのためにこれらのヒントを実践してください：

1. 差動ペアの両方のレッグを隣接する対称的なビアを通してルーティングし、結合を維持することを検討してください。
2. ファンアウトでペア内スキューをできるだけ近づけ、エスケープゾーン後に残りのスキューを調整してください。
3. リターン電流に低インピーダンスパスを提供するために、信号ビアの近くにリターンパスビア（グランドステッチングビア）を配置してください。
4. 正しい差動インピーダンス（PCIe/USBは85オーム、その他の規格は90-100オーム）を満たしてください。
5. 高速ネットをトップ層にエスケープするか、厚いスタックアップではバックドリルすることで、ビアスタブ長を短く保ってください。

エスケープの長さが最も重要なことではありません。最も重要なことは、それが対称的なエスケープであることです。下流のコモンモードノイズと補正不可能なスキューは、ファンアウトの小さな非対称性によるものです。

設計トレードオフと一般的な落とし穴

熱、機械、コスト制約とのエスケープルーティングのバランス

エスケープのルートは決して独立した行為ではありません。サーマルビアと信号ビアは同時に計画する必要があります。たとえば、ビア・イン・パッドはルーティング可能性に優れていますが、パワーデバイスのサーマルパッドと干渉する可能性があります。ファインピッチアセンブリを成功させるには、充填およびキャップされたビアが必要ですが、コストがかかります。最大のコストレバーは層数です。順序付きルーティングや最外列エスケープなどの技術を最初に採用することで、回路に追加層をもたらす追加費用を回避できます。6層HDIスタックアップから10層スタックアップに移行すると、回路製造コストが2倍になる可能性があります。さらに、高密度マイクロビアアレイは、熱サイクルに対して位置合わせと材料の両方を慎重に選択する必要があるため、より厳しい機械的要件があります。

歩留まり低下や信号問題につながる典型的なミス

エスケープルートに関しては、多くのエスケープルートの失敗につながるいくつかの単純なミスがあります：

• 穴に半田がないビア・イン・パッドを使用し、穴から半田が吸い上げられてオープンまたは不十分な接合部が残る。
• 製造業者の能力よりも小さいサイズを指定し、ショートやエッチング欠陥を引き起こす。
• リターンパスを無視し、高速信号がファンアウトで放射しクロストークを拾う。
• 差動ペア上のビアの非対称配置によって引き起こされるスキュー。
• マイクロビアのアスペクト比を考慮しないため、メッキの信頼性に影響を与える。

これらのほとんどは、製造業者のDFMレポートで明らかになります。失敗したリフローバッチよりも、製造前にそれらを検出する方がはるかにコスト効率が良いです。

エスケープルーティング設計の製造上の考慮事項

ファインフィーチャと高密度基板のDFM要件

DFM（Design for Manufacturing）は、エレガントなエスケープパターンと物理的現実の出会いです。ファンアウトには、製造業者の最小トレース幅、間隔、ビアサイズ、およびアニュラリングによって厳しい制限が課されます。高密度基板では、これらのパラメータを基板の早い段階で確認する必要があります：最小PCBトレース幅とスペース、最小マイクロビアとメカニカルビア径、ビア・イン・パッド充填能力、および層間位置合わせ公差。初期配置から実際の能力に合わせて設計することで、高価な再スピンを節約できます。

信頼性の高い生産に必要なプロセス能力

信頼性の高いファインピッチ生産を実現するには、以下のプロセス能力が不可欠です：

• レーザードリル技術による0.4～0.5mmピッチエスケープに対応する0.15mmまでのマイクロビア。
• ビア・イン・パッド構造は充填とキャップメッキによって形成され、半田損失なしにBGAボール実装を実現できます。
• エスケープを通じて差動およびシングルエンドターゲットを維持する制御インピーダンス製造。
• 埋め込みおよびスタックマイクロビアHDIスタックアップの順次積層。
• 高密度領域でのショート/オープン検出のための自動光学検査（AOI）および電気テスト。

これらがなければ、どんなに優れたレイアウトでも歩留まりは生まれません。動作する基板への最良の道は、それらすべてを提供する製造業者に設計を合わせることです。

高密度エスケープルーティングにおけるJLCPCBの専門知識

BGAファンアウトの課題に特化した高度なDFM分析

能力よりも小さいトレース幅であれ、ビアのための不十分なクリアランスであれ、JLCPCBのインスタントDFM分析は問題がどこにあるかを正確に指摘します。このチェックは注文前にGerberに対して実行されるため、リスクの高いファインピッチレイアウトを検証済みの製造設計に変えることができます。フィードバックは即時であるため、手動レビューのために何日も待つことなく、挑戦的な0.5mmピッチファンアウトを数分で試すことができます。この高速ループは、高密度BGAブレイクアウトを調整する際に非常に役立ちます。

複雑な高密度レイアウトをサポートする精密製造

製造面に関しては、JLCPCBはファインピッチBGAに必要な小さなジオメトリを処理できます。たとえば、3.5milのトレースとスペース、0.15mmのレーザードリルマイクロビア、0.2mmのメカニカルビア、エポキシ充填とキャップメッキを施したビア・イン・パッドなどです。これらはまさに0.4mmおよび0.5mmピッチのエスケープを可能にする特性です。高ピン数デバイスのために不必要に厚い基板に追い込まれている場合、最も高密度な設計のために埋め込みおよびスタックマイクロビアを備えたHDIスタックアップが利用可能です。

プロトタイプ（2日）から量産まで同じプロセスが踏襲されます。検証した基板がスケールする基板です。エスケープパターンがよりHDIになっても、 制御インピーダンス、AOI、および電気テストが高歩留まりを保証します。これらの原則を実装したい方にとって、JLCPCBのDFMチェックとHDI能力により、プロトタイプから量産まで高密度BGAファンアウトが利用可能になります。

JLCPCBでPCB生産を簡素化

PCB製造、アセンブリ、部品のワンストップサプライヤー。
即時見積もりから迅速な納品まで、ワークフローを合理化し、やり取りを減らし、すべてのビルドをスムーズに進めます—プロトタイプから量産まで。
即時見積もりを取得 >

エスケープルーティングに関するFAQ

Q: PCB設計におけるエスケープルーティングとは何ですか？

エスケープルーティングとは、高密度部品（通常はBGA）の各パッドから短いトレースを、通常のルーティングを続行できるビアまたはオープンチャネルまで引き出すプロセスです。密集したピングリッドの下から信号を引き出すための重要な最初のステップです。

Q: ドッグボーンファンアウトの代わりにビア・イン・パッドをいつ使用すべきですか？

0.5mm以上のピッチでは、ボール間のギャップにビアが収まるため、ドッグボーンファンアウトを使用してください。0.5mm未満のピッチではビア・イン・パッドに切り替え、リフロー中の半田吸い上げを防ぐために常にこれらのビアを充填およびキャップしてください。

Q: ファインピッチBGAに必要なトレース幅と間隔は？

0.8mmピッチBGAは通常3.5-4milのトレースとスペースでルーティングされ、0.4mmピッチHDI設計では2.5-3milのフィーチャが必要になる場合があります。常にJLCPCBの3.5mil最小値など、製造業者の能力に対して数値を確認してください。

Q: 高ピン数BGAには何層必要ですか？ 1

ピッチとピン数によりますが、おおよその目安として、信号層あたり数列のボールしか逃げられません。1,000ボールのファインピッチデバイスは、多くの場合、HDIスタックアップで4つ以上の信号層が必要です。

Q: エスケープゾーンを通して高速差動ペアをクリーンに保つにはどうすればよいですか？

両方のレッグを隣接するミラービアを通してルーティングし、長さを厳密に一致させ、低インピーダンスリターンパスのために近くにグランドリターンビアを配置してください。ファンアウトを通した対称性は、絶対的なトレース長よりも重要です。

結論

高密度設計はエスケープルーティングで成否が決まります。それはすべての信号が通らなければならない小さな扉であり、ここでの決定が信号整合性、電力供給、製造歩留まり、およびコストに影響を与えます。千ボールのBGAであっても、ピッチベースのプレイブックをマスターし、ドッグボーンを適切なジオメトリに合わせ、差動ペアを対称に保てば、ルーティングできます。

ピン数は増え続け、パッケージは小さくなり続ける中で、HDIおよびマイクロビアパッケージが一般的になっています。今日PCBエスケープルーティングを知っている設計者が、明日のより高速で高密度な基板を驚きなく出荷する人々です。ですから、製造する時が来たら、回路図から信頼性が高く高歩留まりな製品へと進む最良の方法は、JLCPCBのような製造業者と同程度に計画されたファンアウトと組み合わせることです。JLCPCBはDFM分析とHDIプロセスにより、ファンアウトの課題を処理する方法を知っています。