高速PCBの優れた性能を実現するマイクロストリップライン設計技術

PCBの外層に高速信号を配線し、選択したトレースの形状がマルチギガビットのデータレートで実際に機能するのか疑問に思ったことはありませんか？ あなたは決して一人ではありません。PCB設計で最も一般的に使用される伝送線路構造はマイクロストリップラインですが、このラインは形状、材料、製造公差に非常に敏感です。クリーンなアイパターンとシグナルインテグリティの悪夢の違いは、マイクロストリップラインの設計が正しく行われているかどうかにかかっています。2.4 GHz RFフロントエンド、PCIe Gen4インターフェース、高速ADCデータパスのいずれを設計する場合でも、マイクロストリップラインは主力の伝送線路です。

外部層でアクセスできるため、ほとんどの設計者にとってデフォルトの選択肢ですが、放射、損失、環境感度にはトレードオフがあり、これらを慎重に設計する必要があります。その物理はやや複雑ですが、要は電界分布のバランスをとり、実際の基板の寄生要素に対する信号の耐久性を最大化することです。ここでは、基本的な電磁物理から配線理論、製造ばらつき、そして設計通りのインピーダンス制御基板を実現するための製造上の連携に至るまで、マイクロストリップライン設計の詳細をすべて解説します。さあ、始めましょう。

マイクロストリップラインと高周波PCBにおけるその役割を理解する

マイクロストリップラインとは何か、そしてその仕組み

マイクロストリップラインとは、基本的にPCBの外層にある導電性材料のトレースのことです。この誘電体材料が、トレースを連続的なグランドプレーンがある次の層から分離します。マイクロストリップは、完全に密閉された構造とは異なり、混合誘電体環境に置かれています。トレースは、トレース下の基板を通る電磁界の一部を受け持ち、残りは空気中または上部にコーティングされたものを通過します。この環境こそがマイクロストリップを特別なものにしており、非常に便利であると同時に、困難でもある理由です。

その電気的特性を特徴付ける重要なパラメータは以下の通りです。

• 特性インピーダンス (Z0): 基板上のZ0は、トレース幅、誘電体厚、誘電率、銅箔厚さといういくつかの要因に依存します。ほとんどのコースやプロジェクトでは、教科書通り、シングルエンドで50オーム、差動ペアで約90オームまたは100オームを目標とします。
• 実効誘電率 (Dk eff): 実効Dkは、基板Dkと空気（空気のDk = 1）の加重平均であり、常に基板の生のDkよりわずかに低くなります。典型的なFR4基板（Dk約4.2-4.5）では、マイクロストリップの実効Dkは約3.0-3.5です。
• 伝搬遅延: FR4上のマイクロストリップの場合、約5.3-6.0 ps/mmで、実効Dkが低いためストリップラインよりも高速です。
• 減衰: 単位長さあたりの全損失であり、周波数が高くなるにつれて増加します。

マイクロストリップ vs ストリップライン：主な違いと選択基準

高速PCBのスタックアップを構成する際に最初に下さなければならない最も重要な選択の一つは、マイクロストリップとストリップラインのどちらを使用するかです。基本的にどちらも制御インピーダンス伝送線路ですが、構造が異なり、動作もまったく異なります。

5-6 GHz以下の周波数では、トレースが非常に便利で、テストが簡単で、SMDに直接接続できるため、マイクロストリップを好む傾向があります。しかし、10 GHzを超えると、マイクロストリップは魅力がなくなり、放射損失がピークに達し、環境要因に敏感になります。そのため、重要な信号は、均一な誘電体の方が予測しやすいため、埋設ストリップラインに押し込むことがほとんどです。

マイクロストリップラインの重要な設計パラメータ

インピーダンス計算と線幅の決定

マイクロストリップラインの特性インピーダンスは、主に4つの形状および材料パラメータに依存します。

1. トレース幅 (W): 幅広のトレースはインピーダンスが低くなります。これは設計者が調整する主要な変数です。
2. 誘電体厚 (H): トレースと基準プレーン間の距離。誘電体が薄いほど、同じインピーダンスを得るためには狭いトレースが必要です。
3. 誘電率 (Dk): Dkが高いほど、特定の形状でのインピーダンスは低くなります。FR4は通常、樹脂含有量と周波数に応じて4.2から4.7の範囲です。
4. 銅箔厚さ (T): 銅箔が厚いと、導電断面が実質的に広がり、インピーダンスがわずかに低下します。

実効誘電率と誘電正接の考慮事項

マイクロストリップラインの実効誘電率は、常に基板のDkと1（空気）の間になります。典型的なFR4基板（Dk約4.4）では、実効Dkは、トレース幅と誘電体厚の比率に応じて、3.2-3.5の範囲になる傾向があります。トレースが誘電体厚よりも広いと、より多くの電界が基板内に存在するようになり、実効Dkは基板の値に近づきます。トレースが狭いと、多くの電界が空気中に漏れ出し、実効Dkは空気の値に向かって低下する傾向があります。

これは実際、2つの点で重要です。第一に、伝搬遅延は実効Dkに依存するため、差動ペアやパラレルバスの長さを整合させる場合、基板のDkではなく実効Dkを使用する必要があります。第二に、実効Dkは周波数に依存します。周波数が高くなると、電界は基板内で狭くなり、実効Dkはわずかに増加し、伝搬速度は低下します。このような分散は、非常に高速なデジタル接続において符号間干渉の原因となる可能性があります。

約1-2GHz以上の損失材料では、材料の誘電正接（Df）によって引き起こされる誘電体損失が支配的です。挿入の誘電体損失は周波数とDfに比例します。さらに、銅の粗さも損失に寄与します。これは、導体表面の電流経路の長さを実質的に増加させるためです。

以下は、周波数に基づいた実用的な材料選択ガイドです。

信頼性の高いマイクロストリップ性能のための実践的な設計テクニック

配線ガイドライン、ベンド最適化、グランドプレーン戦略

断面を正しく設計することは、戦いの半分に過ぎません。基板上でマイクロストリップをどのように配線するかも同様に重要です。シグナルインテグリティを維持するための基本的な配線ルールは以下の通りです。

1. 連続した基準プレーンを維持する: マイクロストリップの下のグランドプレーンは、信号経路全体にわたって途切れていてはなりません。基準プレーンにスロット、分割、ボイドがあると、リターン電流が迂回を余儀なくされ、放射とノイズを拾うループアンテナが形成されます。
2. 制御されたベンドを使用する: 直角（90度）ベンドは、コーナーで実効トレース幅が増加するため、局所的なインピーダンス不連続を引き起こします。これにより、1-2 GHz以上で顕著になる反射が発生します。
3. 不必要なネックダウンを避ける: 幅広のトレースから狭いトレースに移行し、また戻ると、インピーダンスのバンプが発生します。BGAエスケープやタイトな配線チャネルのためにネックダウンする必要がある場合は、狭い部分をできるだけ短く保ちます。
4. 一貫したトレース幅を維持する: 経路に沿った幅の変動はインピーダンスを変化させます。EDAツールの制御インピーダンス配線モードを使用して、トレース幅を固定します。

ビア配置とクロストーク対策

したがって、マイクロストリップ信号がビアを通過する場合、リターン電流も層を切り替える必要があります。閉じたリターンパスがない場合、リターン電流は迂回を余儀なくされ、電流ループが形成され、放射が発生し、信号品質が低下します。解決策は簡単です。すべての信号ビアに隣接して、20～30ミル（0.5～0.75 mm）以内にグランドビアを必ず追加することです。

もう一つの大きな問題は、特に高周波におけるビアスタブです。信号ビアが基板全体を貫通しているが、2層のみを接続している場合、バレルの残りの部分はオープンスタブになります。このスタブは、共振において1/4波長ノッチを形成します。62ミル（1.6mm）基板で約50ミル長のスタブがある場合、最初の共振は約15-18GHzで発生します。10Gbps（または25Gイーサネット）を超える場合は、これらのスタブを除去するためにバックドリリングまたはブラインド/ビエルドビアが必要です。隣接するマイクロストリップラインへの干渉は、距離、結合長、誘電体形状に依存します。実際のガイドラインは以下の通りです。

• 無関係な信号間には最低3Wの間隔（トレース幅の3倍、センター間で測定）を維持します。これにより、通常、クロストークは-40 dB未満に低減されます。
• グランドフェンシングを使用する: 非常に敏感な信号については、アグレッサラインとビクティムラインの間に接地されたガードトレースを配線し、ガードトレースに沿って1/4波長ごとにグランドビアを配置します。
• 並行配線長を最小化する: クロストークは結合長にわたって蓄積されます。配線を千鳥状に配置するか、層を変更して並行露出を減らします。
• 差動配線: 密結合された差動ペアは、近くのアグレッサからのクロストークを含むコモンモードノイズを本質的に除去します。

高周波マイクロストリップラインの製造に関する考慮事項

エッチング精度、銅箔プロファイル制御、表面仕上げの選択

したがって、私たちのシミュレーションは完全な長方形のトレース断面を想定していますが、実際の工場では、化学エッチングにより台形の形状になります。トレースは、銅と誘電体が接する底面側で幅が広くなり、上面側で幅が狭くなります。このアンダーカットエッチングは実効幅を減少させ、インピーダンスをさらに高くします。外層に標準の1 oz（35 um）銅を使用する場合、エッチング公差は通常約±0.5-1.0ミルです。ハーフオンス銅はよりクリーンなプロファイルとより厳しい公差を提供するため、多くの高速設計で信号層に0.5 ozの銅が使用される理由です。2oz以上になると、台形形状がさらに顕著になり、インピーダンスの予測がより困難になります。

人々が見落としがちなもう一つの損失要因は、銅の粗さです。FR4基板は標準的な電解析出銅箔を使用しており、表面粗さ（Rz）は約5-10 umです。3-5 GHz以上の周波数での銅の表皮深さは1-2 mm未満になるため、電流は表面のテクスチャの影響を強く受ける回路部分を流れることになります。粗い銅を使用すると、導体損失の滑らかな表面近似は実際には10-30%増加する可能性があります。

表面仕上げの選択も高周波性能に影響します。

一貫したインピーダンスのための厳格な公差管理

1枚の試作基板で目標インピーダンスを達成することは比較的簡単です。そのインピーダンスを何百枚、何千枚もの基板で、ロットごとに一貫して再現するには、規律あるプロセス管理が必要です。主要な製造管理項目は以下の通りです。

1. 固定スタックアップ定義: メーカーとスタックアップを固定します。正確なプリプレグタイプ（例：1080、2116、7628）、樹脂含有量、ラミネーションパラメータを指定します。スタックアップを変更すると、たとえ同じ公称厚さのプリプレグスタイルを別のものに置き換えただけでも、インピーダンスが変動する可能性があります。
2. インピーダンステストクーポン: 製造パネルにインピーダンステストクーポンを含めます。これらは、制御インピーダンスネットと同じ形状で作られた犠牲トレースであり、TDR（タイムドメインリフレクトメトリ）で測定され、基板出荷前にインピーダンスを検証します。
3. 定義された許容差帯域: 標準的な制御インピーダンス公差はプラスマイナス10%です。プラスマイナス7%またはプラスマイナス5%のより厳しい公差も、能力のあるメーカーから提供可能ですが、より多くのプロセス管理が必要であり、コストが増加する可能性があります。

これらの管理は、IPC-6012 Class 2およびClass 3仕様に正式に記載されており、制御インピーダンス公差を含むリジッドPCBの認定および性能要件を定義しています。

高速マイクロストリップPCBを提供するJLCPCBの専門知識

精密なインピーダンスと低損失のための高度な製造

制御インピーダンスマイクロストリップPCBの場合、JLCPCBは標準設計と高周波設計の両方で使用できる完全なインピーダンス制御サービスを提供しています。オンラインインピーダンス計算機は注文システムに直接統合されており、実際の製造スタックアップのいずれかを選択し、シングルエンドマイクロストリップ、差動マイクロストリップ、シングルエンドストリップライン、差動ストリップライン構成のインピーダンスを計算できます。

主な能力のハイライトは以下の通りです。

• インピーダンス公差: 標準はプラスマイナス10%、高度な設計ではリクエストに応じてより厳しい公差も可能です。
• 層サポート: 4層から14層以上のスタックアップで制御インピーダンスが利用可能です。
• 材料オプション: 標準FR4（Tg150-170°C）、ミッドロスラミネート、要求の厳しいRFアプリケーション向けRogers高周波材料。
• 銅箔厚さ: 信号層で0.5 ozから2 ozまで対応し、インピーダンスに敏感な設計のためのファインライン配線を可能にします。

試作から量産まで信頼性の高い生産

高速PCB製造における最大の悩みは、少数の試作基板（5～10枚）から本格的な量産（数百～数千枚）にスケールアップしたときに、基板が同じように動作することを保証することです。試作段階でインピーダンス仕様を満たした基板は、量産時にもその仕様を確実に満たさなければなりません。

JLCPCBは、いくつかの柱に基づいた再現性フレームワークを通じてこれに対応します。

• 一貫したプロセスウィンドウ: 試作に使用されたものと同じエッチング化学、ラミネーション圧力、メッキパラメータが量産にも適用されます。インピーダンスを変動させる可能性のある「試作プロセス」と「量産プロセス」の区別はありません。
• 同じインピーダンス制御の前提: 試作中に確立されたスタックアップとインピーダンス計算は、量産注文にも引き継がれます。Dkに影響を与える可能性のあるラミネートサプライヤーやプリプレグタイプの変更は、変更管理プロセスを通じて管理されます。
• 変更管理通知: 材料の代替が必要な場合（例：特定のプリプレグスタイルが入手不可になった場合）、JLCPCBは事前に変更とそのインピーダンスへの潜在的な影響を通知します。
• 統計的プロセス管理 (SPC): 製造パネルからのインピーダンスクーポンデータは統計的に追跡され、製造ロット全体のプロセス安定性をリアルタイムで監視できます。

よくある質問 (FAQ)

Q1: 高速信号には、ストリップラインではなくマイクロストリップをいつ使用すべきですか？

信号が表面実装部品、テストポイント、またはチューニング要素に直接アクセスする必要がある場合は、マイクロストリップを使用します。マイクロストリップは、製造後のチューニングが必要になる可能性があるRF回路にも適しています。EMIシールド、クロストーク分離、または伝搬の一貫性が優先される場合、特に6-10 GHz以上の信号やDDR4/DDR5のような高密度デジタルバスの場合は、ストリップラインに切り替えます。

Q2: マイクロストリップラインの正しい目標インピーダンスはどのように設定すればよいですか？

目標インピーダンスは、実装するインターフェース規格によって決まります。USB 3.0は90オーム差動、PCIeは85オーム差動、ほとんどのシングルエンドRF回路は50オームを指定しています。使用するプロトコルのデータシートまたはインターフェース仕様を確認し、その目標に合わせてスタックアップとトレース幅を設計します。

Q3: マイクロストリップ計算のためにインピーダンス計算機に必要な入力値は何ですか？

最低限必要なものは、トレース幅 (W)、誘電体厚 (H)、基板の誘電率 (Dk)、銅箔厚さ (T) です。差動マイクロストリップの場合は、トレース間隔 (S) も必要です。最良の精度を得るには、一般的なラミネート値ではなく、メーカーの実際のスタックアップデータを使用してください。

Q4: マイクロストリップラインの挿入損失を低減するにはどうすればよいですか？

3つの領域に焦点を当てます。第一に、周波数に適した低Dfのラミネート材料を選択します（上記の材料表を参照）。第二に、ロープロファイル銅箔を指定して導体粗さ損失を低減します。第三に、実装プロセスが許せば、ENIGではなくOSPやイマージョンシルバーなど、RFへの影響が最小限の表面仕上げを選択します。

Q5: マイクロストリップ配線には、マイターベンドとカーブベンドのどちらを使用すべきですか？

5 GHz未満では、どちらも良好に機能し、その差はごくわずかです。5-15 GHzでは、適切に実行されたマイター（コーナー除去60-70%）で通常は十分です。15 GHz以上では、トレース幅の少なくとも3倍の半径を持つカーブベンドが、測定可能なほど優れたリターンロスを提供します。EDAツールがアーク配線をサポートしている場合は、重要な高周波経路にそれを使用します。