スタックビアがHDI PCBの高密度化と高性能化を実現する方法

まとめ

スタックビアは、HDI PCBにおいて高い配線密度と優れた性能を実現する重要な技術です。マイクロビアを単一のカラムに垂直に配置し、しばしばビアインパッド設計と組み合わせることで、従来の段違いビアと比較してブレイクアウト領域を劇的に削減し、信号路を短縮し、寄生インダクタンスを低減し、熱伝導性を向上させます。精密な積層ラミネーション、ビアフィリング、厳格な設計ルールが必要ですが、スタックビアはレイヤ数を削減し、信号整合性を高め、現代の電子機器が要求する小型化を達成するのに役立ちます。

最新のスマートフォンや小型ウェアラブルガジェットを開けて、エンジニアがどうやってそれほどの機能をあんなに小さなパッケージに収めているのか不思議に思ったことはありませんか？その答えの多くはスタックビアという、高密度 PCB設計を可能にする重要なインターコネクト技術にあります。これは、コンシューマエレクトロニクス、医療機器、航空宇宙システムで現在見られる小型化のトレンドが歯止めをかけられることなく進むためには欠かせません。0.4 mm未満の部品ピッチと10～12層以上を必要とする設計では、従来のスルーホールビアではもはや対応しきれません。ボードの実装面積を過剰に消費し、代替配線パスを取り、信号路を長くしてしまうからです。

スタックビアは、複数の層でビアを重ねて配置することでこれらの課題に対処し、小型で電気的に効率的かつ熱的に優れた垂直インターコネクトのカラムを形成します。本記事では、HDI PCBにおけるスタックビアについて知っておくべきことを網羅的に解説します。スタックビアとは何か、なぜ重要なのか、守るべき設計ルール、製造上の課題について詳しく学びます。初めてのHDI基板を設計する場合でも、既存のHDI基板を改善したい場合でも、このガイドを読めば自信を持って判断できるようになります。

スタックビアとは？ 先進PCBにおける役割

スタックビアとは何か、段違いビアとの違い

スタックビアは、2つ以上のビアを同一垂直軸上に直接重ねて異なる層間を連続的に接続する設計です。標準的なHDIスタックアップでは、Layer 1-2のマイクロビアがLayer 2-3のマイクロビアの真上に配置され、さらに深い層への埋め込みビアと重なることがあります。結果として、単一の垂直インターコネクトカラムが得られます。

これは、隣接層のビアを水平にずらして配置する段違いビアと対照的です。段違い配置では、ビアは共通の中間パッドに接続されますが、垂直には並びません。階段（段違い）とエレベーター（スタック）の違いだと想像してください。段違いビアは階段状の経路を辿り、スタックビアはまっすぐな経路を辿ります。

スタックビアか段違いビアかは設計の制約によります。段違いビアは製造が簡単で多くのHDI用途に適しています。しかし最大の配線密度、最小の寄生インダクタンス、効率的な熱パスが必要な場合はスタックビアが最適です。

なぜHDI設計に不可欠なのか

現代のHDI設計は、0.4 mmや0.3 mmのボールピッチを持つ極細ピッチBGAパッケージによって推進されています。このようなピッチでは、パッド間に従来のビアで逃げ配線をルーティングするスペースがありません。スタックビアはビアインパッド設計を可能にし、ビアを部品パッド内に直接配置し、導電/非導電材でフィルし、銅メッキでキャップすることでこの課題を解決します。これによりパッドから近くのビアへの逃げ配線が不要となり、膨大な配線面積を開放します。0.5 mmピッチの400ボールBGAで、ドッグボーンファンアウトからビアインパッド＋スタックマイクロビアに切り替えると、ブレイクアウト領域を40～60％削減できます。

HDI用途におけるスタックビアの主な利点

配線密度向上と層数削減

スタックビアの第一の利点は配線密度の劇的な向上です。ビアがまっすぐでビアインパッド技術と組み合わされるため、ビアパッド・クリアランス・ファンアウト配線が占める面積を回収できます。

現実的なケースを見てみましょう：12層HDI基板に500ピン以上のBGAを4個実装し、ピッチ0.5 mmとします。段違いビア＋従来のドッグボーンファンアウトを使うと信号配線だけで12層すべてが必要になるかもしれません。スタックマイクロビア＋ビアインパッドに再設計すれば、10層で配線が完了し、残りの層を電源・グランドプレーンに回せるかもしれません。

わずか2層の削減でも重大な影響があります：

• 基板1枚あたりの材料コスト削減
• 基板全体の薄型化（ポータブル機器に必須）
• 製造における積層サイクル数削減
• ドリル加工・メッキ工程の削減
• 航空宇宙・ウェアラブル用途での軽量化

信号整合性の向上と信号路短縮

スタックビアは、高速デジタルやRF設計で定量的な 信号整合性 メリットをもたらします。基板をまっすぐ貫く垂直ルートは、ビアスタブの全長を短縮し、段違いビアで発生する層間横方向トレースセグメントを排除します。1 GHzを超える周波数では、ビア遷移の電気的寄生成分が重要な問題になります。適切に設計されたアンチパッドを備えたスタックビア設計は、通常、段違い設計より低い寄生インダクタンス（0.2～0.5 nH範囲）を示し、インピーダンスの連続性と層間のクリーンな信号遷移に貢献します。

主な信号整合性の利点：

• ビアスタブ効果の削減： スタックマイクロビアは必要な層だけを接続し、スルーホールビアの長いスタブを回避
• 低寄生インダクタンス： 直接垂直パスがループ面積とインダクタンスを最小化
• リターンパス連続性の向上： コンパクトなビア構造により近くにリターンパスビアを配置しやすくなる
• 熱ビア性能の改善： スタック熱ビアは部品パッドから内層・外層銅プレーンへ効率的な熱カラムを形成

信頼性の高いスタックビア実装のための設計考慮事項

アスペクト比制限とビア積層ルール

ビアのアスペクト比（ビア深さと直径の比）は、スタックビア設計で最も重要なパラメータの1つです。機械ドリルビアの場合、標準プロセスで最大10:1、先進的な加工で12:1までが一般的です。HDIスタックアップのレーザドリルマイクロビアは、通常最大0.8:1～1:1程度で、直径75～150 µmです。

信頼性の高いスタックビア実装に考慮すべき主な設計ガイドライン：

1. 積層前にフィル： スタック内の各マイクロビアを（銅、導電ペースト、非導電エポキシで）フィルし平面化してから、次のビアを上からドリルする。フィルなしで積層すると熱負荷で亀裂が発生する。
2. スタック高さを抑える： ほとんどのメーカは1カラムに3～4マイクロビアまで積層を推奨。それ以上では累積アライメント公差と熱応力の制御が困難。
3. 適切なキャプチャパッドを選択： キャプチャ・ターゲットパッドサイズは層間レジストレーション誤差を考慮。通常マイクロビアキャプチャパッドは100～150 µmビアに対し直径250～350 µm。
4. ビアフィルタイプを選択： 導電フィル（銅 — 熱・電気特性最高）か非導電フィル（エポキシ — 安価で信号ビアフィルに十分）を選択。
5. IPC-2226標準を遵守： IPC-2226（HDIプリント基板のセクショナル設計標準）はマイクロビア設計、スタックビア設計を含む仕様を定義。HDIビルドアップをType I～VIに分類。
6. 早期に製造者と確認： スタックビア能力はベンダ間で大きく異なる。アスペクト比制限、最小ビア径、最大積層数、フィルオプションを設計確定前に確認。

層スタックアップ・熱設計との統合

スタックビアは単独部品ではなく、全体の層スタックアップ戦略の一部である必要があります。スタックアップは誘電体厚を規定し、それがマイクロビア深さ、ひいてはアスペクト比に直接影響します。典型的なHDIスタックアップは1+N+1または2+N+2で、各側の積層ビルドアップ層数を示し、Nはコア層数です。2+4+2スタックアップは4層コアの両側に2層ずつビルドアップがあり、合計8層で2段までスタックマイクロビアが可能です。

スタックビアは熱設計でも特にパワー部品下の熱ビアアレイとして有用です。最上層のサーマルパッド上にビアをアレイ状に積層し、底面のグランドプレーンまたはヒートシンクに直接接続することで非常に効率的な熱パスが得られます。適切なビア密度とフィル品質により、銅フィルスタックビアアレイの熱伝導率は100～200 W/mKにも達し、周囲のFR4材料の0.3 W/mKをはるかに上回ります。

製造上の課題とプロフェッショナルソリューション

スタック構造のための精密アライメントとメッキ

スタックビアの最大の製造課題は層間レジストレーションです。マイクロビアを積層する際、下のビアのフィル・平面化されたパッド上に正確にビアを落とす必要があります。アライメントがずれるとターゲットパッドを外し、熱サイクルで破断する弱い接合部が生じます。HDI製造の一般的なレジストレーション公差は±25～50 µm/層です。3段積層するとこれが累積します。ハイエンドメーカは光学アライメント、各層のフィジュシャルマーク、X線検査を用いて許容範囲内に収めます。

シーケンシャルメッキ・フィル工程の典型的な手順：

1. UVまたはCO2レーザでマイクロビアドリル
2. デスミア・クリーニング
3. 無電解銅シード層堆積
4. 電解銅メッキでビアをフィル
5. 表面平面化（機械研磨またはCMP）
6. フィル品質の検査・確認
7. 次のビルドアップ層を積層し繰り返す

JLCPCBのスタックビアHDI製造における専門性

複雑なビア積層に対応する先進HDI加工能力

JLCPCBは、スタックマイクロビアを含む先進的ビア構成をサポートするため、HDI加工設備とプロセスに大きく投資してきました。生産ラインは1+N+1、2+N+2、および更高次のHDIスタックアップを、スタックビアが要求する精密アライメントとフィル品質で扱えます。レーザドリルシステムは75 µm径のマイクロビアに対応し、ビアフィルプロセス（導電銅フィルと非導電エポキシフィルの両方）は信頼性の高い積層に要求される厳格な平面化公差を満たすよう適合済みです。コンパクトIoTモジュール用の簡単な2段スタックでも、FPGAキャリア基板用の複雑な多段スタックでも、対応可能です。

DFMサポートと高歩留まり製造

JLCPCBと協業する最大の価値は、スタックビア設計に対するDesign for Manufacturability（DFM）レビュープロセスにあります。Gerberファイルをアップロードすると、生産開始前にエンジニアリングチームでビア設定、アスペクト比、パッドサイズ、スタックアップ互換を検証します。この初期DFM検査で、推奨アスペクト比に対してビア径が大きすぎる、キャプチャパッドが信頼レベストレーションに対して小さい、フィル要求が製造ノートで明確でない、といった問題を早期に発見します。生産前にこれらを解決すれば、時間、コスト、フラストレーションを節約できます。

品質管理プロセスには以下が含まれます：

• 各ビルドアップ層での自動光学検査（AOI）
• ビアフィル品質・アライメント確認のためのX線検査
• IPC-6012標準に基づくテストクーポン試料の断面解析
• 完成基板での電気検査（フライングプローブまたは治具ベース）

PCBアイデアを実現する準備はできましたか？ 信頼の業界リーダーによる専門ファブリケーション、組立、部品サービスで設計を動作するハードウェアに変えましょう。 ファイルをアップロードし、オプションを選択すれば、テスト可能、出荷可能、スケール可能な基板が手に入ります。 即見積もりを取得 >

スタックビアに関するFAQ

Q: PCB設計におけるスタックビアとは？

スタックビアは、2つ以上のビアを同一垂直軸上に直接重ねて複数層にわたる連続的な接続を作る構成です。各ビアは隣接層を接続し、それらを積層することで複数層にわたる単一の垂直インターコネクトが得られます。次のビアを上からドリルする前に、各ビアをフィルし平面化する必要があります。

Q: スタックビアと段違いビアの違いは？

スタックビアは同一軸上に垂直に配置されますが、段違いビアは隣接層で水平にずらして配置されます。スタックビアは配線密度が高く信号路が短いですが、製造がより複雑です。段違いビアは製造が簡単で安価ですが、より多くの配線面積を消費します。

Q: 何個のマイクロビアを積層できる？

ほとんどのメーカは2～4個のマイクロビアを信頼して積層できます。4段を超えると累積レジストレーション公差と熱応力リスクが著しく増大します。具体的な最大積層数はご利用のメーカにご確認ください。

Q: スタックビアは標準ビアより高価？

はい。スタックビアはシーケンシャルラミネーションサイクル、レーザドリル、ビアフィル、平面化を各レベルで必要とし、工程が増えコストが上がります。しかし、スタックビアによって総層数を削減できれば、基板全体のコストは同等、あるいはより低くなる可能性もあります。

まとめ

スタックビアは、高密度・高性能HDI PCB設計を実現する上で不可欠な技術となりました。ビアインパッド配置、短い信号路、層数削減、優れた熱設計を可能にすることで、従来のビアの物理的制限を克服し、より小さく、より高速で、より信頼性の高い電子機器への絶え間ない要求に応えます。慎重な設計手法と先進的な製造能力が必要ですが、配線密度、信号整合性、製品性能全体における利点は、その複雑さを上回ります。デバイスはさらに小型化し性能要求が高まる中、スタックビアを習得することはPCB設計者にとって重要な競争優位性であり続けます。JLCPCBのような経験豊富な製造パートナと協業すれば、これらの先進設計を自信を持って高歩留まりで実現できます。