高速で信頼性の高い設計のための完璧なPCBスタックアップを作成する方法

重要なポイント

適切に設計されたPCBスタックアップは、高速で信頼性の高い設計の基盤であり、信号整合性、制御インピーダンス、EMI性能を決定します。対称的な層配置と隣接するリファレンスプレーン、適切な誘電体間隔、銅バランスを使用して、反りやクロストークを回避します。3GHz未満には標準FR4を、より高速な場合は低損失材料（Megtron 6、Rogers）を選択し、最適な結果を得るためにメーカーと密接に協力してください。スタックアップを習得することは、高速設計の成功に不可欠です。

美しい6層PCBをレイアウトし、すべてのDRCをパスし、製造後の信号整合性に問題がなく安心して眠れたことはありますか？おそらく、それはルーティングの問題ではなかったはずです。PCBスタックアップの問題です。層スタックアップはあらゆる多層基板の構造的基盤であり、悪い選択はどんなに慎重にルーティングされた設計でも静かに台無しにする可能性があります。設計されたPCBスタックアップは、信号の経路、電力の分配、基板による電磁干渉の除去レベルを定義します。USB 3.0ハブを設計する場合でも、DDR4メモリインターフェースを設計する場合でも、性能はスタックアップから始まります。今日は、PCBスタックアップ設計について知っておくべきすべての情報を順に見ていきます。層の配置方法と対称にする方法から始め、使用する材料、インピーダンスの設計方法、製造方法までを解説します。

適切に設計されたPCBスタックアップが重要な理由

信号整合性と電源整合性におけるスタックアップの役割

PCB上の高速信号はすべて伝送線路です。その伝送線路のインピーダンスは、トレース幅、リファレンスプレーンまでの距離、トレース間の材料の誘電率によって決まります。これら3つのパラメータはすべてスタックアップによって定義されます。信号整合性を確保するために、最適に製造されたスタックアップは重要なネットに制御インピーダンスを提供します。USB 3.0は90オームの差動インピーダンス要件があり、PCIeは85オーム、DDR4のデータラインは制御インピーダンスで慎重にマッチングする必要があります。これらの目標は、適切なスタックアップなしではほとんど達成できません。

電源整合性を実現するために、スタックアップは電力供給ネットワークの性能を定義します。電源プレーンとグランドプレーンが近接している場合、自然に分布容量が生成され、一般に層間容量と呼ばれます。密接に対になった電源プレーンとグランドプレーン間の4ミルの誘電体間隔は、約90 pF/平方インチをもたらします。この固有容量は、追加のデカップリングデバイスなしで高周波ノイズを低減するために使用できます。

不適切なスタックアップ選択によって引き起こされる一般的な問題

不適切に考案されたスタックアップは、製造後に解決が困難でコストがかかる問題を引き起こします：

• インピーダンス不整合：誘電体厚が不正確に設定され、インピーダンス不整合が生じ、信号反射と劣化したアイダイアグラムをもたらします。
• 過度のクロストーク：グランドプレーンで分離されていない2つの信号層の場合、NEXTおよびFEXTクロストークがトレース間で結合する可能性があります。
• EMI放射：連続したリファレンスプレーンを持たない信号は、基板エッジやリターンパスのスロットから電磁エネルギーを放射します。
• 反りとはく離：非対称なスタックアップは不均一なラミネーション応力を引き起こし、反りとはんだ接合部の信頼性低下をもたらします。
• 電源ノイズ：電源プレーンとグランドプレーンが離れすぎており、層間容量が最小になります。

これらの問題は、信号速度の向上に伴い増加します。100 MHzの設計は平凡なスタックアップでも耐えられるかもしれませんが、5 GbpsのSerDesリンクは耐えられません。

効果的なPCBスタックアップ設計の主要原則

層配置、対称性、バランスのルール

対称性はスタックアップ設計の最初のルールです。基板の中心より上の層の配置は、基板より下の配置の鏡像であるべきです。これは単なる設計上の選択ではなく、製造上の必然です。非対称なスタックアップはラミネーション冷却プロセスで差応力を生じ、基板の反りをもたらします。

標準的な4層基板の古典的な配置は：

この設計は、すべての信号層にインピーダンスを制御するための隣接するリファレンスプレーンを提供し、GNDプレーンとVCCプレーンが緩く結合されたペアを形成して電力を供給します。6層および8層設計でも同じ概念が適用されます。可能な限り、常に信号層とプレーン層を交互に配置してください。

インピーダンス制御とリファレンスプレーン戦略

インピーダンスの制御はルーターではなくスタックアップから始まります。マイクロストリップまたはストリップラインスタックアップ上のトレースの特性インピーダンスは、スタックアップによって定義される3つのパラメータの関数です：誘電体厚、誘電率（Dk）、銅の重量。FR4（Dk約4.2〜4.5）上のマイクロストリップでは、リファレンスプレーンまでの誘電体が4 milの場合、4〜5 milのトレース幅で50オームのシングルエンドインピーダンスが達成されます。以下はリファレンスプレーン管理の最も重要な戦略です：

1.各信号層は隣接する層に連続したリファレンスプレーンを持つべきです。

2.高速差動ペア。のリファレンスには、電源プレーンではなくグランドプレーンを使用してください。

3.信号がビアを通って層を遷移する場合、両方のリファレンスプレーンを同一のネットにしてください。そうでない場合は、リターン電流の領域にスティッチングビアを設置してください。

4.高速信号経路に沿ってグランドプレーンを分割しないでください。迂回したリターン電流が巨大なループを形成し、EMIを放射します。

5.グランドスティッチングビアで基板エッジ間のプレーン間キャビティ共振を抑制してください。

適切な材料と構成の選択

低損失ラミネートとプリプレグのオプション

PCB業界の主力はFR4で、Dkは約4.2〜4.7、Dfは約0.017〜0.025です。3 GHz未満の設計では、標準FR4は非常に適しており経済的です。5 GHz以上の周波数では、誘電体損失が重要な問題となります。ここで低損失ラミネートが登場します：

プリプレグ（プリプレグ含浸ガラス繊維）は、ラミネーション時に銅層とコア層を接着する接着剤です。106、1080、2116、7628の標準ガラススタイルがあり、樹脂含有量と厚さが異なります。密接な誘電体間隔は薄いプリプレグ（106、1080）で実現され、厚いプリプレグ（2116、7628）はより機械的強度が高くなります。

用途別の標準 vs. カスタムスタックアップ

すべての設計がカスタムスタックアップを必要とするわけではありません。ほとんどのアプリケーションでは、メーカーの標準スタックアップがコストとリードタイムの面で経済的です。

標準スタックアップが適している場合：

• 中速の汎用2層および4層基板。
• インピーダンス公差が緩い設計（10%以内）
• 200 MHz以下のIoTデバイスおよび家電製品。
• コスト重視のプロトタイプ

カスタムスタックアップが必要な場合：

• インピーダンス公差が±5%以下である必要がある場合。
• 混合材料の構成が必要な場合（FR4プリプレグとRogersコアの組み合わせ）
• マイクロビアとシーケンシャルラミネーションを備えたHDI構造がある場合。
• 高周波での制御インピーダンスに特定の誘電体間隔が必要な場合。

カスタムスタックアップを依頼する際は、常にインピーダンス要件、重要な周波数、希望する材料の好みを含めてください。これにより、メーカーが性能と製造性の両方を最適化するのに役立ちます。

信頼性の高いスタックアップ実装のための製造上の考慮事項

ラミネーション精度と位置合わせ精度

ラミネーション：多層PCBのすべての層を熱と圧力で接着する行為です。プリプレグ樹脂は流動性の液体で、亀裂に流れ込み固化して固体誘電体を形成します。このステップは最終的な誘電体厚とインピーダンスの値に直接影響します。

通常のラミネーションパラメータ：

• 樹脂システムに基づいて温度を170〜185℃まで昇温。
• 均一な接着を提供するために250〜400 PSIの圧力を印加。
• 最高温度で60〜90分間の硬化時間。
• 熱応力と反りを低減するための制御された冷却。

位置合わせ精度は、各層が他の層とどれだけ正確に位置合わせされるかの尺度です。標準的な多層PCBの場合、位置合わせは通常2〜3 milです。マイクロビアを使用するHDI設計では、より厳しい公差（1 mil以下）での位置合わせが必要です。ビアとパッドの位置ずれやインピーダンス変動は、位置合わせ不良が原因である可能性があります。

均一な厚さとボイドフリーの結果の確保

基板全体で均一なインピーダンスを実現するには、誘電体厚が均一でなければなりません。厚さの変動はいくつかの要因によって引き起こされます：

1.銅密度の変化：銅が厚い領域は樹脂の流動スペースが少なく、局所的な厚さ変動を引き起こします。これはすべての層で銅バランスを取ることで対処されます。

2.樹脂不足：プリプレグの樹脂不足は隙間とはく離を引き起こします。銅分布に十分な樹脂含有量のプリプレグを使用してください。

3.プレス均一性：現代のプレスは真空ラミネーションプレスであり、気泡の形成を防ぎ、パネル全体に均一な圧力を提供します。

IPC-6012（リジッドPCBの認定および性能仕様）は、さまざまなクラスの基板の許容可能な誘電体厚の公差を定めています。クラス2（専用サービス）基板の場合、公差は通常±10%以内です。クラス3（高信頼性）の場合、より厳しい公差が適用され、メーカーは断面分析に基づいて能力を実証できる必要があります。

JLCPCBでPCB生産を簡素化

PCB製造、アセンブリ、部品のワンストップサプライヤー。
即時見積もりから迅速な納品まで、ワークフローを合理化し、やり取りを減らし、すべてのビルドをスムーズに進めます—プロトタイプから量産まで。無料見積もりを取得 >

JLCPCBの高度なPCBスタックアップ製造における専門知識

幅広いスタックアップオプションと材料サポート

JLCPCBは、シンプルな2層から複雑な多層設計までのPCBスタックアップ設計を提供し、標準FR4からRFアプリケーションのRogersなどの高周波ラミネートまで材料を選択できます。JLCPCBは、設計者が制御インピーダンスを必要とする場合に、スタックアップに記載された誘電体厚とDk値を含む事前定義されたスタックアップ選択肢を提供しています。これらの標準スタックアップの詳細は注文プラットフォームで入手でき、PCBスタックアップを設計する際に推測する必要がありません。

最適な高速性能のためのDFMフィードバック

JLCPCBのDFM（製造性設計）レビューは、生産開始前にGerberファイルとスタックアップ仕様をチェックし、以下のような潜在的な問題を検出します：

• 要求されたインピーダンスを達成できない可能性のある誘電体間隔
• 反りや位置合わせ問題を引き起こす可能性のある層配置
• 選択したスタックアップ構造と競合するビア構造
• 厚さ変動を引き起こす可能性のある銅分布の不均衡

製造前にこのフィードバックを得ることで、時間とコストの両方を節約できます。基板を受け取った後にインピーダンス不良を発見するよりも、設計ファイルの誘電体厚を調整する方がはるかに良いです。

プロトタイプから量産までの一貫した品質

JLCPCBは、小ロットでも大量生産でも、単一のプロトタイプパネルでも大量生産ランでも、同じプロセス管理と材料仕様を維持しています。PCBはわずか$2から、1〜2日以内に生産できるため、スタックアップ品質を犠牲にすることなく迅速にイテレーションを実行できます。EasyEDA設計者がJLCPCB製造プラットフォームを利用すると、途切れのないワークフローが形成されます。スタックアップの定義、基板のルーティング、生産ファイルの生成をすべて1つのエコシステムで行い、設計意図と製造実行の間のコミュニケーションエラーの可能性を最小限に抑えることができます。

PCBスタックアップに関するFAQ

Q: PCBスタックアップとは何ですか？なぜ重要ですか？

PCBスタックアップとは、多層回路基板を構成する銅層、誘電体材料（コアとプリプレグ）、ソルダーマスクの配置です。完成した基板のインピーダンス制御、信号整合性、電力供給性能、EMI挙動、機械的信頼性を直接決定します。

Q: 設計には何層必要ですか？

シンプルなマイクロコントローラー基板は2層で十分な場合があります。USB 3.0やDDR4インターフェースなど制御インピーダンス要件のある設計では、通常少なくとも4層が必要です。複数の高速バスや高ピン数のBGAを備えた複雑な設計では、6層、8層、またはそれ以上が必要になることがよくあります。

Q: スタックアップにおけるコアとプリプレグの違いは何ですか？

コアは両面に銅箔が接着された硬化済みラミネートで、正確に既知の厚さを持つリジッドなものです。プリプレグは半硬化（Bステージ）のガラス繊維シートで、ラミネーション時に熱と圧力の下で流動・硬化してコア同士を接着します。プリプレグの最終的な厚さは、周囲の銅密度によって若干変動する場合があります。

Q: スタックアップで制御インピーダンスを実現するにはどうすればよいですか？

製造図面に目標インピーダンス（50オームシングルエンドや100オーム差動など）を指定してください。設計時にインピーダンス計算機を使用して適切なトレース幅を選択し、メーカーに誘電体厚を微調整させて公差内でこれらの目標を達成させてください。

Q: 単一のスタックアップで異なる材料を混合できますか？

はい、ハイブリッドスタックアップはRFおよび高速設計で一般的です。典型的な例は、上部信号層にRogersコアを使用し、残りの層に標準FR4を組み合わせることです。ただし、混合材料スタックアップは、熱サイクル中の信頼性問題を避けるために、CTE（熱膨張係数）の慎重なマッチングが必要です。

Q: 20Hルールとは何ですか？まだ適用されますか？

20Hルールは、グランドプレーンが電源プレーンエッジを超えて誘電体高さ（H）の少なくとも20倍延長されるべきであると推奨し、フリンジングフィールド放射を低減します。現代の高速設計ではその有効性が議論されていますが、グランドプレーンを電源プレーンより大きく保つことは、エッジ放射を最小化するための良い慣行であり続けています。

結論

完璧なPCBスタックアップの作成は、高速基板設計において最も重要な決定の1つです。適切に計画されたスタックアップは、優れた信号整合性、制御インピーダンス、堅牢な電力供給、優れたEMI性能を提供し、不適切な選択は最高のルーティング作業さえも台無しにする可能性があります。対称性、戦略的な層配置、適切な材料選択、メーカーとの緊密な協力の原則に従うことで、反り、クロストーク、インピーダンス不整合などの一般的な落とし穴を回避できます。シンプルなプロトタイプでも複雑な高速システムでも、スタックアップ設計に時間を投資することで、信頼性と一発成功が大幅に向上します。思慮深く最適化されたPCBスタックアップで、今日からより良い基板を構築しましょう。