精密な製造による高周波PCBの信頼性の高い信号性能の実現
1 min
- 優れた高周波性能のための材料選択
- 高周波PCBのための必須設計技術
- 高周波PCBのための専門的な製造プロセス
- JLCPCBの高周波PCB提供における実証された能力
- よくある質問(FAQ)
近年、エレクトロニクス業界は周波数の高周波化を続けており、かつては容易だったPCBが真剣にRF要素として扱われるようになりました。現在の高周波PCB設計は、10年前ならば常識外れと思われた速度で日常的に動作しています。5Gミリ波基地局は24~40GHz帯で動作しています。自動車に使用されるレーダーチップは77GHzで動作します。Wi-Fi 7は6GHzを超え、PCIe Gen5やUSB 4といったいわゆるデジタル高速シリアル接続でさえ、マルチGHz領域に信号を伝送しています。
このようなギガヘルツ周波数では、PCB基板はもはや単なる受動的な背景ではありません。基板の誘電体材料、銅の粗さ、ビア形状、トレースサイズ、さらには表面処理に至るまで、あらゆる要素が信号経路における定量化可能な損失に寄与します。高周波PCB設計においてこれらの影響を考慮しなければ、劣悪な信号対雑音比、低減された到達距離、増加したビット誤り率を招き、さらには規制遵守上の落とし穴に遭遇する可能性もあります。

優れた高周波PCBへの需要はかつてないほど高まっており、許容誤差の範囲はこれまでになく狭まっています。それを正しく実現するには、適切な材料の選択、設計への取り組み、そして残りを製造の専門家に委ねることが必要です。
信号損失、インピーダンス不整合、クロストークといった課題
高周波PCB設計を支配する3つの主要な課題があります。信号損失(挿入損失)は、基板を伝搬する際の信号エネルギーの累積的な減衰です。これは2つの原因から生じます:誘電体損失(基板材料に吸収されるエネルギー)と導体損失(表皮効果と表面粗さにより銅トレース内で熱として散逸するエネルギー)です。どちらも周波数とともに増加するため、材料の選択が極めて重要になります。
インピーダンス不整合は、伝送線路の特性インピーダンスがその経路に沿って変化する場合に発生します:トレース幅の変動、ビアを介した層遷移、コネクタインターフェース、または基板特性の変化によるものです。すべての不整合は反射を生み出し、伝送信号からエネルギーを奪い、周波数応答を歪める定在波を生成する可能性があります。
クロストーク:隣接する信号トレース間の不要な結合は、結合係数が周波数とともに増加するため、高周波数になるほど問題が深刻化します。1GHzで十分なトレース間隔と思われたものが、10GHzでは許容できないクロストークを生じる可能性があり、より広い間隔やシールド構造が必要になります。
優れた高周波性能のための材料選択
Rogers、テフロン、ハイブリッドオプションなどの低損失ラミネート
標準的なFR-4ラミネートは、数百MHzまでのデジタル設計には完全に適していますが、より高い周波数では損失が増大します。10GHzでの散逸率(Df)が0.020以上であるため、1~2GHzを超えるほとんどの高周波PCBアプリケーションには不適切です。

高周波材料の分野では、いくつかの代替品が提供されています。Rogers CorporationのRO4000シリーズは、FR-4からのコスト効率の良いステップアップを提供し、Df値は約0.004で、広い周波数範囲にわたって安定した誘電特性を持っています。より要求の厳しいアプリケーションには、Rogers RO3000シリーズやPTFEベースのラミネート(しばしばテフロン基板と呼ばれる)が0.002以下のDf値を提供し、ミリ波領域にまで及ぶ設計を可能にします。
重要な信号層に高周波ラミネートを、非重要層に標準FR-4を組み合わせたハイブリッドスタックアップは、実用的なコスト妥協を提供します。RF信号層にはプレミアム材料を使用し、電源層と低速制御層には経済的なFR-4を使用することで、重要な部分で性能を犠牲にすることなく、基板全体のコストを削減できます。
主要特性:誘電率、損失正接、熱安定性
高周波PCB材料の選択を支配する3つの材料特性があります。誘電率(DkまたはEr)は、トレースの電気長と伝送線路の特性インピーダンスを決定します。Dk値が低いほど、トレース結合が減少し、より厳密なインピーダンス制御が可能になります。同様に重要なのはDkの安定性であり、温度や周波数によってDkが変動する材料は、インピーダンス制御を予測不能にします。
損失正接(Df)は、対処すべき誘電体損失の量を直接知らせるものです。10GHzでのFR4のDfは0.020の範囲であり、Rogers 4350BのDfは約0.0037です。これは単位長さあたり約5倍少ない損失となり、配線できるトレースのセンチメートル数に掛け合わせることができます。
熱安定性の問題は事実上のものであり、ほとんどの高周波システムは広い温度範囲内で動作することが想定されています。材料のDkが温度によって大きく変動すると、挿入損失とインピーダンスの両方が変化し、温度極値での性能が損なわれます。
プロのヒント:データシートの1MHzの数値に固執するだけでは十分ではありません。実際に動作する周波数でのDkとDfをラミネートメーカーから入手してください。これらは1MHzと10GHzの間で劇的に変化する可能性があり、データシートは実際よりも楽観的な傾向があります。
材料選択におけるコストと性能のバランス
率直に言えば、このような高周波ラミネートを使用すると、面積ベースで通常のFR-4よりも5~20倍高価になります。しかし、必要な性能に適した材料を選択する必要があり、そうでなければ単にお金を無駄にするだけです。
基板が3GHz以下であれば、FR4のアップグレード品(Isola FR408HR、Panasonic Megtron 6など)を使用できます。これらは問題なく、PTFEグレードよりも大幅に安価です。3~15GHzでは、Rogers RO4000ラインが性能と取り扱いやすさの妥協点となることが多いです。15GHzを超えると、コスト増と製造工数の増加を犠牲にしても、PTFEまたはセラミック充填材を使用する必要があります。
コツはハイブリッドスタックアップです。必要な基板の領域にのみ高価な高周波層を追加し、それ以外は通常のFR4を使用します。この方法で、材料コストを40~60%節約しながら、すべてのRF性能を維持できます。
高周波PCBのための必須設計技術
制御インピーダンストレースと層スタックアップ計画
すべての高周波信号トレースは、制御インピーダンス伝送線路として設計する必要があります。これは、目標特性インピーダンス(通常、シングルエンドRFでは50Ω、高速デジタルでは差動100Ω)を達成するために、トレース幅、銅厚、誘電体厚、誘電率を指定することを意味します。

高周波PCBスタックアップ設計は、PCB上に存在する重要な信号を特定し、それらの信号を保持する各層が直ちに隣接する固体リファレンスプレーンを持つことを保証することから始まります。信号とリファレンスプレーン間の誘電体差がインピーダンスを固定し、したがって-10~+10%の狭い許容範囲内に収まることを保証します。そうでなければ、全体を台無しにします。
分割プレーンや配線が密集した層に隣接する層に重要なラインを配線しないでください。リファレンスプレーンは、トレースの直下または直上にリターン電流のためのクリーンで妨げのない経路を持つ必要があります。そのプレーンに不連続性があると、リターン電流が迂回し、ループ面積が増加して放射します。
ビア管理とグランドプレーン戦略
ビアは高周波経路におけるインピーダンスの問題の最大の原因です。ビアバレルは寄生インダクタであり、アンチパッド(リファレンスプレーンの小さな穴)は寄生コンデンサです。5GHzを超える場合は、ビアスタブを短くするか、バックドリルまたはブラインドビアを使用してください。信号ビアの周囲にグランドビアをステッチングすることが救世主となります。上下のプレーンをグランドビアのリングに接続することで、信号が層間を通過する際にインピーダンスを一定に保つ同軸のようなシールドを提供します。
重要なのはグランドプレーンの完全性です。高周波トレースに沿った小さなスロット、カット、開口部でさえ、放射する偽のスロットアンテナになります。カットの間でトレースを絞る必要がある場合は、その交差部に直接隣接してステッチングコンデンサまたはビアを配置し、リターン電流を提供してください。
反射の最小化と信号完全性の確保
反射は、インピーダンス変動、トレース幅の変動、ビアジャンプ、コネクタの立ち上がり、コンポーネントパッドなど、すべてのポイントで発生します。反射を最小限に抑えるには、ソースと負荷の間で一定のインピーダンスを維持する必要があります。トレース幅を変更する必要がある場合は、テーパー遷移(コネクタフットプリントを考慮)を使用します。また、層を横断する場所にはグランドビアとステッチングを配置してください。
コネクタと基板間のインピーダンスをクリーンに保つために、コネクタを立ち上げるように設計された適切なグランド構造(コプレーナ導波路やグランデッドコプレーナなど)を用意してください。また、5GHz以上で動作する場合は、インピーダンスの2D断面ツール(レイアウト前シミュレータ)と3D EMシミュレータ(ビア遷移とコネクタ立ち上がり)が不可欠です。回路図では明らかにならない欠陥を隠すことがこれらのシミュレーションの目的であり、ブレッドボードで探し回るよりもシミュレータでデバッグする方がはるかに安価です。
高周波PCBのための専門的な製造プロセス
微細形状のための精密ドリリング、メッキ、エッチング
高周波PCB製造は、通常の基板とは異なり、プロセス公差を厳密に維持する必要があるため、非常に困難です。つまり、インピーダンスを適切な仕様値に維持するために、トレース幅公差を±0.5milの範囲に保つ必要があります。これには、化学薬品、温度、コンベア速度の狭い制御範囲で、スポットの精密エッチングが必要です。
ドリリングの精度は、パッドに近接するビアが正確であること、および適切なバックドリル深さが確保されることを保証する上で最重要です。ビアバレルの未使用部分を除去してスタブを除去するバックドリルは、4mil以内の深さ精度を達成する必要があり、保護している信号層を誤ってドリリングすることなくスタブを完全に除去できます。
表面銅とビアの両方において、メッキの均一性がインピーダンス制御と挿入損失に影響します。メッキが滑らかでないと、局所的なインピーダンスの隆起が形成され、表面が必要以上に粗くなることで不要な導体損失が発生します。
位置合わせと表面処理適用における厳密な公差:
高周波基板では、層間位置合わせは極めて正確でなければなりません。リファレンスプレーンの変位は、その上に重なる信号ラインの実効インピーダンスを変化させるからです。高周波設計では、2mil以上の位置合わせ公差が必要です。
表面処理も高周波性能にとって重要です。ENIGは非常に滑らかで平坦な表面を提供し、小型RFコンポーネントに適していますが、ニッケル層は非常に高い周波数で磁気損失を追加する可能性があります。高周波用のイマージョンシルバーは、追加損失がほとんどないため優れています。OSPは最も損失が少ないですが、永続的ではないため、RF性能と基板の保管期間および組み立て方法とのトレードオフが必要です。
インピーダンスと挿入損失の検証のための高度なテスト
すべての高周波基板は、パネルに埋め込まれたテストクーポンの時間領域反射法(TDR)によるインピーダンステストを受ける必要があります。TDRは、実際のインピーダンスが達成しようとしている公差内(例えば±10%、最も困難なケースでは±5%)で設計値と一致することをテストします。
重要なRF設計が機能していることを検証するために、テスト構造の挿入損失も測定し、材料の組み合わせ、銅の粗さ、製造ステップがすべて望ましい信号性能を生み出していることを確認します。これらの測定は、シミュレーションでは代替できない実際の客観的なデータを提供します。優れた高周波PCBメーカーは、最終品質文書とともにテスト情報を提供します。
JLCPCBの高周波PCB提供における実証された能力
プレミアム材料と最先端設備へのアクセス
JLCPCBはRogersなどの最高のラミネートサプライヤーを持っているため、高額にならない高周波材料を入手できます。それに高周波設計者が要求する厳密な適合を実現する高品質の装置を組み合わせることで、JLCPCBは迅速なプロトタイピングであれ本格生産であれ、そのほとんどを処理します。
高周波設計のための専門的なDFMサポート
DFMの早期協力は、特に高周波作業が初めての場合、本当に価値があります。JLCPCBのエンジニアリングチームは、スタックアップ、材料選択、インピーダンス要求を確認し、生産に入る前に考えられる問題を指摘し、最適化のヒントも提供します。この積極的な支援は、初期段階で高周波設計に取り組む人なら誰でも高く評価するでしょう。
プロトタイプから大量生産までの信頼性の高い生産

5Gアンテナをテストするために5枚のプロトタイプ基板を組み立てる場合でも、レーダーモジュール用に5000枚のパネルを注文する場合でも、あらゆる量で高周波性能を得ることができます。JLCPCBはすべての量で高周波性能を一貫して維持します。同じプロセスがどのスケールでも材料仕様と品質チェックに関して適用されるため、プロトタイプでテストされた設計は量産でも同等に効果的です。

よくある質問(FAQ)
PCBを高周波PCBにするものは何ですか?
高周波PCBは、約1GHz以上の信号用に特別に設計され、専用の低損失ラミネート材料、制御インピーダンス伝送線路、精密製造プロセスを使用して信号劣化を最小限に抑えます。正確な周波数しきい値は、アプリケーションの性能要件によって異なります。
高周波アプリケーションにFR-4を使用できますか?
標準FR-4は、非重要なアプリケーションでは約1~2GHzまで一般的に適しています。それを超えると、高い誘電体損失が信号品質を急速に劣化させます。強化FR-4変種はこの範囲を約3~5GHzまで拡張できます。5GHzを超えると、通常、RogersやPTFEベースの材料などの専用高周波ラミネートが必要です。
高周波PCB製造コストは標準基板と比べてどのくらいですか?
高周波基板は通常、同程度の複雑さの標準FR-4基板よりも2~5倍高価であり、主にプレミアムラミネート材料によるものです。ハイブリッドスタックアップ(高周波材料と標準材料の混合)は、重要な層でRF性能を維持しながら、このプレミアムを40~60%削減できます。
高周波PCB性能の最も重要な要素は何ですか?
材料選択(特に損失正接)が信号性能に最も大きな影響を与えます。しかし、不十分な製造公差で処理されたプレミアムラミネートは、精密に製造されたミッドレンジラミネートよりも性能が劣ります。最適な結果を得るには、材料と製造品質の両方が優れている必要があります。
高周波設計にバックドリルは必要ですか?
バックドリルは、約5GHz以上の信号を伝送するスルーホールビアで重要になります。ビアスタブが重大なインピーダンス不連続と共振を引き起こすためです。より低い周波数やブラインド/ベリードビア(本質的にスタブがない)を使用する設計では、バックドリルは不要です。
学び続ける
PCBの基礎:シンプルなPIマッチングを用いた50オームPCBトレース
RF(無線周波数)設計に取り組む際、PCB上のアンテナとRFコンポーネント間の信号伝送には細部への注意が求められます。重要な側面の一つはアンテナトレースの設計であり、これはRF信号が効率的に伝搬するための導管として機能します。本記事では、PCB設計におけるアンテナトレースの50オーム特性インピーダンス維持の重要性と、RFアプリケーションで最適な性能を実現するためのベストプラクティスについて詳しく解説します。 1. 50オームインピーダンスの重要性 RFシステムでは、伝送線路全体にわたって一貫した特性インピーダンスを維持することが、信号反射を最小限に抑え、電力伝送を最大化するために極めて重要です。50オームの特性インピーダンスは、電力処理能力、信号完全性、およびインピーダンス整合の容易さの間の最適なバランスから、RF設計で広く採用されています。アンテナトレースのインピーダンスが接続されたRFコンポーネント(アンテナ、トランシーバー、増幅器など)のインピーダンスと一致すると、信号損失と反射が最小限に抑えられ、効率的なRF信号伝送が実現します。 2. 50オームアンテナトレースの設計上の考慮事項 ● ト......
PCBにおけるビア設計の可能性を解き放つ:パフォーマンスと接続性の向上
ビア設計はPCBの重要な要素であり、効率的な信号の流れ、優れた熱性能、高品質な放熱、そして層間および部品間の接続を容易に確立する方法を可能にします。本記事では、PCBにおけるビア設計の重要性を探り、さまざまなビアの種類を理解し、パッド設計におけるそれらの意義について議論し、ビア設計を最適化するためのベストプラクティスを提供します。 ビアとは何か? ビアはプリント基板(PCB)設計において、基板の異なる層間の電気的接続を確立する重要な部品です。導電経路として機能し、信号、電力、グランド接続がPCBを通じてシームレスに流れることを可能にします。 ビアは通常、ドリルで開けられた穴であり、銅などの導電性材料でメッキされ、層間の電気信号の伝達を可能にします。ビアの直径は、特定の設計要件と製造能力によって決定されます。 ビアを作成する際には、PCBの各層の適切な回路と正しく配置・位置合わせされていることを確認することが重要です。ビアの位置は重要な役割を果たし、信号の流れの最適化、干渉の低減、効率的なルーティングの実現に貢献します。 PCBにおけるビア設計の重要性 ビア設計は、PCBの最適な性能と接続性を確保す......
高速PCB設計におけるアイダイアグラムの役割
高速PCB設計において、信号完全性は非常に重要です。デジタルデバイスの周波数が高くなるにつれて、高速PCB上のコンポーネント間の信頼性の高い通信を確保する必要があります。高速設計における信号完全性を評価するための最も効果的なツールの1つがアイダイアグラムです。これは、ベースバンドパルス伝送システムの性能に対するチャネルノイズ、分散、符号間干渉の複合的な影響を評価するためのツールです。 アイダイアグラムはデジタル信号の性能を視覚的に表現し、エンジニアがノイズ、ジッタ、タイミングエラーなどの要因を評価できるようにします。数学的な観点から見ると、アイパターンは信号の確率密度関数(PDF)の可視化です。アイダイアグラムにおいて開いたアイパターンは、最小限の信号歪みに対応します。このブログでは、高速PCB設計におけるアイダイアグラムの役割、その重要性、および信号完全性の向上にどのように役立つかを探ります。 信号の符号間干渉 符号間干渉とは、信号完全性の問題により2つの連続する信号が互いに干渉する場合に発生する状態です。信号は周波数領域または時間領域のいずれかで互いに区別されます。両方の条件が同時に発生するこ......
ビアが高速PCB設計に与える影響
高速信号にはインピーダンス整合が必要です。基本的にこれは、信号経路が受信側のインピーダンスと整合した連続的なインピーダンスを持たなければならないことを意味します。これは、信号を劣化させる可能性のある信号反射を防ぐためです。非常に基本的な言葉で言えば、PCBトレースの特性インピーダンスは、トレース幅、トレースの銅厚、基準GNDプレーンからの距離、および誘電率に依存します。これは高速設計において非常に明確な事項ですが、ビアに関してはいくつかの問題があります。ビアは信号経路における90度の曲がりです。ビアの形状により、信号経路はPCBトレースとは異なります。ビアにはデフォルトで基準プレーンがありません。 形状と基準プレーンの欠如により、ビアのインピーダンスは通常PCBトレースと整合しません。これは信号反射を引き起こし、信号整合性を損なう可能性があります。PCB性能に影響を与える様々な要素の中で、ビアは高速・高周波回路において信号整合性を維持し損失を低減する上で重要な役割を果たします。本記事では、このような設計におけるビアの影響を深く掘り下げ、信号伝送への影響、課題、およびその使用を最適化する方法を検討し......
FPGAを理解する:詳細ガイド
私が若い電子技術者だった頃、FPGAについて非常に興味がありました。FPGA(Field-Programmable Gate Array)は、製造後にユーザーが設定できるように設計された半導体デバイスの一種です。内部には大量のゲートがあり、実際のチップを製造することなく、ユーザーがプログラムしてチップの動作を再現できます。従来のマイクロコントローラやプロセッサとは異なり、FPGAはカスタムハードウェアロジックの実装において比類のない柔軟性を提供します。この記事では、FPGAの基礎、応用、利点、構造、動作原理、およびプログラミングの基本について解説します。 FPGAとは何か? FPGA(Field-Programmable Gate Array)は、特定のハードウェアレベルのタスクを実行するためにプログラムおよび再プログラム可能な集積回路(IC)です。単一のアプリケーション向けにカスタム製造されるASIC(Application-Specific Integrated Circuit)とは異なり、FPGAはユーザーがロジック構成を定義・変更できる汎用性を提供します。FPGAの主な利点は、プログラミン......
より良いEMC規格のための設計ガイドライン
EMCとは、デバイスが共有動作環境において意図したとおりに動作し、同時に同じ環境内の他の機器が意図したとおりに動作する能力に影響を与えない能力の尺度です。デバイスが電磁エネルギーにさらされたときにどのように反応するかを評価することは、この一部であり、イミュニティ(またはサセプタビリティ)テストとして知られています。デバイスの内部電気システムによって生成されるEMIの量を測定すること(エミッションテストとして知られるプロセス)も、もう一つの要素です。 EMCの両方の側面は、あらゆるシステムにおいて重要な設計およびエンジニアリング上の考慮事項です。デバイスのEMCを適切に予測しないと、安全リスク、製品故障、データ損失など、多くの悪影響を及ぼす可能性があります。その結果、エンジニアがデバイスが実環境でどのように動作するかをより明確に把握できるよう、EMCおよびEMI用の幅広いテスト機器が開発されています。 EMCの重要性:デバイスが他のデバイスからの干渉を受けずに動作し、自身も干渉を引き起こさないことを保証します。 増大するニーズ:デバイスの複雑化と相互接続性の向上に伴い、EMCはコンプライアンスと機能......