Maximierung der Schaltungszuverlässigkeit mit PCB-Testpunkten und intelligentem DFT

Die wichtigsten Erkenntnisse

• Frühe Fehlererkennung: Testpunkte reduzieren die Diagnosezeit drastisch und verhindern kostspielige Feldausfälle.
• Standard-Pad-Größe: Verwenden Sie 1,0 mm große flache Kupferpads mit 2,54 mm Abstand für optimalen Prüfadapterkontakt.
• Hochgeschwindigkeitssignale schützen: Halten Sie Abzweigleitungen kurz, um kapazitive Belastung und Resonanz zu vermeiden.
• Einseitiger Zugang: Platzieren Sie alle Testpads auf der Unterseite, um die Prüfadaptorkosten zu senken.
• Der richtige Test für die Stückzahl: Verwenden Sie Flying Probe für Prototypen und Bed-of-Nails-ICT für die Massenproduktion.

Ein PCB-Testpunkt ist die günstigste Versicherung, die Sie für eine Leiterplatte jemals abschließen werden. Er kostet Sie einen 1-mm-Kreis (40 mil) aus freiliegendem Kupfer. Lassen Sie ihn weg, und der erste Fehler kann zu einer manuellen Suche mit einer Nadelspitze werden, bei der ein kleiner Ausrutscher zwei benachbarte Pins kurzschließen kann. Eine Kamera kann prüfen, ob eine Lötstelle korrekt aussieht, aber nur eine Prüfspitze kann bestätigen, dass ein Netz elektrisch verbunden ist und Strom wie erwartet führt.

Abbildung 1: Ein Bed-of-Nails-In-Circuit-Testadapter, der sich auf eine bestückte Leiterplatte schließt

Wenn ein Netz kein zugängliches Kupfer, Pad oder keinen Testpunkt hat, kann der Tester es nicht erreichen. Die Testabdeckung ist daher etwas, das Sie während des Layouts zeichnen, nicht etwas, das Sie am Ende kaufen. Dieser Leitfaden behandelt, was Testpunkte sind und welche drei physischen Formen sie annehmen. Er behandelt auch die Pad-Größen und die Anforderungen an In-Circuit-Prüfadapter, warum ein schnelles Netz einen Testpunkt zu einem Stub macht und was der elektrische Test von JLCPCB selbst tatsächlich prüft.

Einführung in PCB-Testpunkte im Hardware-Design

Zwei Ideen stehen hinter diesem gesamten Thema, und sie werden ständig verwechselt:

• Testpunkt: Ein physisches Kupfermerkmal, das einer Prüfspitze Zugang zu einem Schaltungsnetz gibt.
• Design for Testability (DFT): Der Designprozess, der bestimmt, welche Netze Testzugang benötigen und wo diese Testpunkte platziert werden sollten.

Was sind PCB-Testpunkte und warum brauchen Ingenieure sie?

Ein PCB-Testpunkt ist ein Stück leitfähiges Metall auf einem Netz, das absichtlich von der Lötstoppmaske unbedeckt gelassen wird, damit eine Prüfspitze es berühren kann. Seine einzige Aufgabe ist es, einem Multimeter, einem Oszilloskop oder einem Fabriktester elektrischen Zugang zu einem Knoten zu geben, der sonst unter der Maske versiegelt wäre. Ingenieure brauchen sie, weil eine fertige Leiterplatte fast alles verbirgt.

Die Lötstoppmaske bedeckt die meisten Leiterbahnen, während viele wichtige Knoten unter QFNs oder zwischen Reihen von BGA-Kugeln liegen. Das Abkratzen der Maske, um eine Leiterbahn zu erreichen, ist destruktiv, und der resultierende Prüfspitzenkontakt ist schwer konsistent zu reproduzieren. Ein Tester kann nur Fehler auf Netzen prüfen und isolieren, auf die er physisch zugreifen kann. Wenn nur 60 % der Netze der Leiterplatte Prüfspitzenzugang haben, liegen die verbleibenden 40 % außerhalb des Testprogramms. Fehler auf diesen Netzen werden nicht beseitigt; sie entkommen lediglich mit höherer Wahrscheinlichkeit der Fabrikprüfung und treten später im Feld auf.

Die strategische Bedeutung von Design for Testability (DFT)

Design for Testability bedeutet, einem Layout Funktionen hinzuzufügen, nur damit die Leiterplatte später getestet werden kann. Es gehört in dieselbe Überprüfung wie Design for Manufacturing, denn beide stellen eine Frage: Kann die Fabrik physisch das tun, was Ihre Gerber-Dateien implizieren?

• Leiterplattentest: Ein Defekt kostet möglicherweise nur ein paar Cent für den Ausschuss.
• Bestückungstest: Derselbe Defekt kann Dollar für Diagnose und Reparatur kosten.
• Feldausfall: Er kann eine Produktrückgabe, Reparaturarbeit und einen unzufriedenen Kunden bedeuten.

Jeder Schritt, der die Defekterkennung nach hinten verschiebt, kann die Kosten um etwa das 10-Fache erhöhen. Das Hinzufügen eines Testpads während des Routings kostet nichts, da das Kupfer bereits auf dem Netz liegt und eine Lötstoppmaskenöffnung nicht separat berechnet wird. Das Hinzufügen nach der Fertigung kostet Sie einen kompletten Respinn. Deshalb gehört Testbarkeit in Ihre PCB-Designregeln und Best Practices und nicht in eine Überprüfung am Ende.

Haupttypen von Testpunkten und physische Formen

Testpunkte gibt es in drei physischen Formen, und die richtige Wahl hängt vollständig davon ab, wer die Prüfung durchführt.

Abbildung 2: Die drei Testpunktformen im Querschnittsvergleich

Schleifenpunkte vs. flache Oberflächenpads vs. Prüf-Vias

1. Ein Schleifenpunkt ist eine Drahtschleife, die über der Leiterplattenoberfläche steht, entweder ein speziell gefertigtes Durchsteckbauteil oder eine gebogene Klammer, die in zwei Löcher gelötet wird. Sein Wert ist mechanisch, denn ein Oszilloskop-Haken oder eine Krokodilklemme kann ihn freihändig greifen. Das macht ihn zur richtigen Antwort für das Inbetriebnehmen auf Ihrem eigenen Labortisch, wo Sie eine Prüfspitze brauchen, die an Ort und Stelle bleibt, während Sie tippen.
2. Ein flaches Oberflächenpad ist ein einfacher Kreis aus blankem Kupfer mit einer Lötstoppmaskenöffnung darüber. Es fügt keine Höhe, keine Teilenummer und keinen Bestückungsschritt hinzu, daher ist es die Standardform für alles, was eine Maschine berührt. Fast jeder Testpunkt in der Serienproduktion ist einer davon.
3. Ein Prüf-Via ist ein gewöhnliches Via, dessen Maskenabdeckung entfernt wurde, damit eine Prüfspitze auf dem Barrel landen kann. Es ist verlockend, weil es nichts extra kostet, aber die Oberfläche, die es bietet, ist ein plattierter Ring um ein Loch statt einer flachen Scheibe. Eine Prüfspitzenspitze, die außermittig landet, rutscht in das Loch, was zu einer intermittierenden Messung führen und den Stift verbiegen kann.

Wesentliche Merkmale von Testpunkt-Pads und Vias

Größe und Abstand sind keine Styling-Entscheidungen, denn sie werden durch den mechanischen Toleranzstapel des Prüfadapters festgelegt. Eine Federsonde wird durch eine gebohrte Platte positioniert, und die Leiterplatte selbst verschiebt sich um etwa 0,05 mm (2 mil) gegenüber ihren Werkzeuglöchern. Ihr Pad muss groß genug sein, um diesen gesamten Stapel aufzunehmen.

Der Sondenabstand treibt die Adapterkosten stärker als die Pad-Größe. Alles, was Sie auf einem 2,54-mm-Raster (100 mil) halten, verwendet Standardhardware. Alles Engere benötigt eine Führungsplatte, was Wochen und Geld hinzufügt.

Eine Speerspitze konzentriert die Kraft auf einen Punkt, sodass sie Flussmittelrückstände und Oxid durchstößt. Eine Kronenspitze verteilt die Last über einen Ring scharfer Kanten, was zu sauberen plattierten Pads passt. Die typische Federkraft liegt bei 100 bis 200 Gramm pro Sonde, und diese Zahl summiert sich auf einer dichten Leiterplatte schnell.

Best Practices für die Verwendung von Testpunkten im Layout

Platzierungsregeln existieren, um einen mechanischen Adapter funktionsfähig zu halten, daher lesen sie sich als Abstände und nicht als elektrische Regeln.

Abbildung 3: Testpunkt-Platzierungsabstände auf einer bestückten Leiterplatte

Regeln für Platzierung, Abstand und Rasterabstand

• Testpunkte auf einer Seite halten: Platzieren Sie alle Prüfziele auf einer Seite der PCB, vorzugsweise der Unterseite. Doppelseitige Adapter benötigen zwei Sondenplatten und einen Klappmechanismus, was Kosten und Baukomplexität erhöht.
• Werkzeuglöcher bereitstellen: ICT-Adapter richten die PCB mechanisch aus. Fügen Sie mindestens zwei 3,2 mm (125 mil) unplattierte Werkzeuglöcher in gegenüberliegenden Ecken hinzu, mit ausreichendem Abstand zu Kupfer und Bauteilen.
• Platz für Leiterplattenstützen lassen: Jede Sonde kann etwa 100–200 g Kraft ausüben. Ein Adapter mit 500 Sonden kann daher 50–100 kg Gesamtkraft auf die PCB ausüben. Stützpfeiler sind erforderlich, um Durchbiegung der Leiterplatte zu verhindern, also lassen Sie geeignete, freie Bereiche dafür.
• Testpunkte klar beschriften: Markieren Sie jeden Punkt auf dem Siebdruck mit einer Bezeichnung wie TP1 oder TP12. Halten Sie den Text neben dem Pad, nicht darüber.
• Farbe von Prüfoberflächen fernhalten: Siebdruck innerhalb des freiliegenden Testpad-Bereichs kann den Kontakt verunreinigen und fälschlich hohe Widerstandsmesswerte verursachen.

Optimierung von Hochgeschwindigkeits-Signalleiterbahnen zur Vermeidung parasitärer Kapazität

Auf Hochgeschwindigkeitsnetzen ist ein Testpunkt elektrisch nicht mehr unsichtbar. Sein Kupferpad fügt eine kleine Kapazität hinzu, typischerweise etwa 0,2–0,5 pF für ein 1-mm-Pad über einer nahegelegenen Referenzebene. Das mag auf langsameren Schnittstellen harmlos sein, kann aber sehr schnelle Flanken merklich verschlechtern.

Abbildung 4: Wie ein Testpunkt eine Hochgeschwindigkeitsleiterbahn belastet

Das größere Problem ist der Leiterbahnzweig, der zum Pad führt. Dieser Zweig wirkt als offener Stub und kann eine Resonanz innerhalb der Signalbandbreite erzeugen. Auf FR-4 kann selbst ein 20-mm-Stub eine Kerbe um 2 GHz erzeugen. Halten Sie den Stub kürzer als etwa ein Zehntel der Anstiegszeitlänge des Signals. Eine 500-ps-Flanke kann etwa 8 mm tolerieren, während eine 100-ps-Flanke weniger als 2 mm zulassen kann.

Best Practices sind einfach:

• Platzieren Sie das Testpad nach Möglichkeit direkt auf dem Signalpfad.
• Halten Sie unvermeidbare Zweige extrem kurz.
• Verlagern Sie das Testen auf die langsamere Seite eines Buffers oder Redrivers.
• Bei sehr schnellen Verbindungen lassen Sie Testpunkte weg und verwenden Sie Boundary Scan, wie IEEE 1149.1.

Teardrops lösen dieses Problem nicht, weil sie Kupfer hinzufügen. Via-in-Pad entfernt Via-Stubs, aber nicht die Kapazität des Testpads selbst.

Integration von Testpunkten in die automatisierte Fabrikinspektion

Ein Testpunkt verdient sein Kupfer nur, wenn eine Maschine in der Fabrik ihn nutzt. Zwei Maschinen tun das, und sie arbeiten mit völlig unterschiedlicher Wirtschaftlichkeit, daher ändert das Wissen, welche Ihre Leiterplatte verarbeiten wird, wie Sie das Layout zeichnen.

Flying-Probe-Test vs. In-Circuit-Test (ICT)-Adapter

Ein Flying-Probe-Tester bewegt eine kleine Anzahl von Sonden auf Hochgeschwindigkeitsportalen um die Leiterplatte und berührt Ziele nacheinander. Da das Programm aus Ihren CAD-Daten generiert wird, muss kein Adapter gebaut werden, und Designänderungen werden durch Bearbeiten einer Datei erledigt.

Abbildung 5: Flying-Probe-Test im Vergleich zu einem Bed-of-Nails-Adapter

Ein In-Circuit-Tester presst die gesamte Leiterplatte auf einmal auf ein kundenspezifisches Bed of Nails. Er kann Hunderte von Netzen gleichzeitig ansteuern, weshalb er eine Leiterplatte in Sekunden statt Minuten prüft. Diese Geschwindigkeit wird mit einem Adapter erkauft, der Tausende von Dollar kostet. Der Bau dauert Wochen, und er wird zu Schrott, sobald Sie ein Testpad verschieben.

Der In-Circuit-Test läuft auf einer bestückten Leiterplatte und misst die Bauteile. Er liest Widerstandswerte, prüft Kondensatorbereiche, bestätigt Dioden- und Elektrolyt-Polarität und findet durch Löten verursachte Kurzschlüsse. Die Hardware sieht ähnlich aus, weil beide Flying Probes oder ein Nail Bed verwenden können. Sie beantworten unterschiedliche Fragen, daher ersetzt keiner den anderen.

Optimierung von Fertigungsworkflows zur Senkung der Defektrate

Optische Inspektion und elektrischer Test beantworten unterschiedliche Hälften derselben Frage, weshalb eine moderne Linie beides ausführt. Eine Kamera meldet, dass eine Lötstelle falsch aussieht, während eine Sonde meldet, dass Netz 47 zwischen U3 Pin 12 und R21 offen ist. Die zweite Aussage schickt einen Techniker direkt zu einer Stelle, sodass die Diagnosezeit von Minuten auf Sekunden sinkt.

Eine gut instrumentierte Montagelinie führt ihre Prüfungen in einer festen Reihenfolge aus. Jede Stufe fängt Defekte ab, solange sie noch günstig zu beheben sind, sodass nichts Teures weit die Linie hinunterwandert.

1. Der elektrische Leiterplattentest verifiziert die Netzliste, bevor ein einziges Bauteil platziert wird, sodass ein Fertigungsfehler nie die Kosten der Bestückung absorbiert.
2. Die Lotpasteninspektion misst Pastenvolumen und -versatz direkt nach dem Drucken, wo ein großer Anteil nachgelagerter Lötdefekte entsteht.
3. Die automatisierte optische Inspektion nach dem Reflow erkennt fehlende Bauteile, falsche Polarität, Grabsteine und sichtbare Brücken.
4. Die Röntgeninspektion blickt durch BGA-, QFN- und LGA-Körper auf Lötstellen, die keine Kamera sehen kann.
5. Die Flying Probe oder ICT bestätigt dann elektrisch, dass die bestückten Netze sich korrekt verhalten, unter Verwendung der von Ihnen bereitgestellten Testpunkte.
6. Der Funktionstest versorgt die Leiterplatte mit Strom und prüft sie gegen Ihre Produktspezifikation.

Testpunkte zahlen sich auch nach dem Versand der Leiterplatte aus. Ein Feldtechniker mit einem Schaltplan und einem beschrifteten TP-Raster isoliert einen Fehler in Minuten. Eine unbeschriftete Leiterplatte macht jede Reparatur zu einer Erkundung.

Fortschrittliche Präzisionsfertigung & automatisierte Tests von JLCPCB

Zu wissen, was Ihr Hersteller tatsächlich testet, ändert, was Sie selbst hinzufügen müssen. Es lohnt sich, das zu prüfen, bevor Sie das Design zur Fertigung senden, denn die Lücken sind die Teile, die Sie abdecken müssen.

Nahtlose DFT-Unterstützung mit Flying-Probe- und Bed-of-Nails-Tests

Der elektrische Leiterplattentest von JLCPCB verwendet beide Technologien, wobei die Auswahl auf der Stückzahl basiert. Flying Probes übernehmen Prototypen und kleine Mengen, da für einen Auftrag von fünf Leiterplatten kein Adapter gebaut werden muss. Große Produktionsläufe wechseln auf einen universellen Bed-of-Nails-Rasteradapter, weil die Zeit pro Leiterplatte bei diesem Maßstab die Kosten dominiert.

Auf der Bestückungsseite wird der Flying-Probe-Test einer bestückten Leiterplatte als optionaler SMT-Service für Prototypen und Kleinserien angeboten. Komponentenbezogener In-Circuit-Test mit einem kundenspezifischen Bed of Nails ist nicht Teil des Standard-PCBA-Ablaufs. Wenn Ihr Produkt ihn benötigt, planen Sie ein dediziertes Testhaus oder Ihren eigenen Adapter ein.

Ein Funktionstest ist verfügbar, aber er arbeitet nach Ihren Anweisungen statt nach einem generischen Skript. Der Functional Test (FCT)-Service verlangt von Ihnen, Produktfotos oder DFM-Zeichnungen sowie ein schriftliches Testverfahren bereitzustellen, wobei ein Demonstrationsvideo bevorzugt wird.

Ultrahochpräzise E-Test- & optische Inspektionsfähigkeiten

Der elektrische Leiterplattentest gibt es in zwei Stufen im Angebotsstadium, und der Unterschied ist wichtig. Der Stichprobentest ist kostenlos und hat eine angegebene Mindestdurchlassrate von 99 %. Das bedeutet, dass ein Teil der Leiterplatten in Ihrem Auftrag getestet wird und nicht alle. Der Volltest prüft jede Leiterplatte und ist kostenpflichtig, weil das Prüfen jedes Netzes auf jeder Leiterplatte echte Maschinenzeit beansprucht.

Abbildung 6: Der JLCPCB-Test- und Inspektionsablauf von der Leiterplatte bis zur bestückten PCBA

Die optische Inspektion läuft während der gesamten Fertigung parallel zum elektrischen Test. Die automatisierte optische Inspektion nach der Musterplattierung fotografiert jedes Panel und vergleicht das geätzte Kupfer mit den Designdaten. Das erkennt Kerben, Grate und Kurzschlüsse in feinen Strukturen, bevor die Leiterplatte gebohrt und fertiggestellt wird. Die 3D-Lotpasteninspektion misst den Druck. 2D- und 3D-AOI werden dann durchgeführt, um Platzierung und Lötstellen nach dem Reflow zu prüfen, und Bediener fügen einen manuellen Sichtdurchgang hinzu. Röntgeninspektion läuft automatisch, wenn das System BGA-, QFN- oder LGA-Bauteile in Ihrer Stückliste findet, da eine Kamera diese Lötstellen nicht sehen kann.

FAQs zu PCB-Testpunkten

F: Wie viele Testpunkte benötigt meine Leiterplatte tatsächlich?

Für vollständige In-Circuit-Testabdeckung ist das Ziel eine Sondenstelle auf jedem Netz. Jede isolierte Strom- und Masseversorgung möchte zwei oder mehr. Die meisten Prototypen bleiben weit darunter und decken nur die Stromversorgungen, die Reset- und Taktleitungen sowie die Debug-Schnittstelle ab, was für die Laborarbeit normalerweise ausreicht.

F: Kann ich ein vorhandenes Bauteilpad anstelle eines zusätzlichen Testpunkts verwenden?

Sie können, vorausgesetzt die Lötstelle ist physisch groß und vollständig freiliegend, wie ein 1206-Widerstandspad oder ein Steckerstift. Vermeiden Sie es bei Feinstleitungs- oder leitungslosen Gehäusen. Eine Sondenkraft von 100 bis 200 Gramm, die auf eine kleine Kehlnaht ausgeübt wird, kann die Lötstelle brechen, die Sie überprüfen wollten.

F: Müssen Testpunkte auf der Unterseite liegen?

Nicht unbedingt, aber wenn Sie alle auf einer Seite platzieren, kann der Adapter eine einzelne Sondenplatte statt eines Clamshells verwenden. Das halbiert ungefähr seine Kosten und Vorlaufzeit. Die Unterseite ist die übliche Wahl, weil sie normalerweise weniger hohe Bauteile trägt.

F: Wird ein Testpunkt ein USB- oder Ethernet-Signal beeinträchtigen?

Bei diesen Geschwindigkeiten nicht von sich aus. Ein 1-mm-Pad fügt etwa 0,2 bis 0,5 pF hinzu, was unter 30 ps Anstiegszeit kostet. Das Risiko kommt von der Zweigleiterbahn, die das Pad erreicht, also halten Sie diesen Zweig unter etwa 8 mm (315 mil) für eine 500-ps-Flanke.

F: Was ist der Unterschied zwischen einem Testpunkt und einem Testcoupon?

Ein Testpunkt ist freiliegendes Kupfer auf Ihrer eigenen Leiterplatte, das einer Sonde Zugang zu einem bestimmten Netz gibt, und er bleibt dauerhaft dort. Ein Testcoupon ist ein separater Musterstreifen im Panelrand. Er qualifiziert den Fertigungsprozess, wie Impedanz oder Plattierungsdicke, und wird während des Testens abgeschnitten.

Fazit

Ein PCB-Testpunkt sieht wie ein nachträglicher Gedanke aus und verhält sich wie eine architektonische Entscheidung. Das Kupfer ist kostenlos, solange das Layout offen ist. Die Abdeckung, die er erkauft, entscheidet, ob eine defekte Leiterplatte zehn Minuten oder eine Woche zur Diagnose braucht. Diese Asymmetrie ist das gesamte Argument dafür, Testbarkeit als Routing-Einschränkung statt als Höflichkeit zu behandeln.

Drei Ideen ziehen sich durch jede Leiterplatte, die Sie zeichnen werden:

• Testpads nach Adaptertoleranzen dimensionieren: Pad-Abmessungen sollten dem Toleranzstapel des Adapters folgen, nicht persönlichen Vorlieben.
• Hochgeschwindigkeits-Testpunkte sorgfältig platzieren: Auf schnellen Netzen fügt ein Testpunkt Kapazität hinzu und kann sich wie ein Stub verhalten.
• Verstehen, was jeder Test prüft: Der elektrische Leiterplattentest verifiziert das Kupfer. Der In-Circuit-Test verifiziert die bestückten Bauteile und Verbindungen.

Planen Sie das Sondenraster im selben Moment, in dem Sie den Stackup planen, und das Testprogramm schreibt sich später von selbst. Der elektrische Leiterplattentest von JLCPCB, die automatische Röntgenprüfung verborgener Gehäuse und der optionale Flying-Probe-Service decken das meiste ab, was ein Prototyp benötigt. Das lässt Ihre eigene Anstrengung frei für die Abdeckung, die nur Ihr Design bieten kann.