Ein vollständiger Leitfaden zu Package-Substraten: Materialien, Struktur, Typen und Unterschiede zu PCBs

Die wichtigsten Erkenntnisse

• Definition: Ein Package-Substrat ist der fein gerasterte organische Träger, der einen nackten Die mit der Systemplatine verbindet.
• Kein PCB: Substrate werden um ein Vielfaches feiner verdrahtet als fortschrittliche HDI und verwenden völlig andere Dielektrika.
• Materialien: BT-Harzkern trägt Wire-Bond- und CSP-Anwendungen, während glasfreie ABF-Build-up-Folie Flip-Chip trägt.
• Prozess: Halbadditive Galvanisierung, nicht Ätzen, ermöglicht Leiterbahnen im einstelligen Mikrometerbereich.
• Einschränkung: Die Substratkapazität, nicht die Wafer-Versorgung, begrenzt heute die Ausbeute an High-End-KI-Packages.
  

Ein Package-Substrat sitzt im Inneren des Chip-Packages, daher sieht man es nie im Schaltplan. Es spielt jedoch eine wichtige Rolle bei der Ermöglichung von Prozessoren mit hoher Pin-Anzahl. Der Die verwendet sehr fein gerasterte Verbindungen, während die Lötkugeln unter dem Package viel größer und weiter voneinander entfernt sind. Das Substrat fächert diese Signale auf, stützt das Package mechanisch und übersteht wiederholte Reflow-Zyklen.

In diesem Leitfaden erfahren Sie:

• Wie sich ein Package-Substrat Schicht für Schicht von einer PCB unterscheidet
• Warum BT-Harz und ABF FR-4 im Inneren des Packages ersetzen
• Kern-, Build-up- und Coreless-Konstruktion und was jede von ihnen kostet
• Wie fein die Linien- und Abstandsregeln werden und wie sie galvanisiert werden
• Wo die substratähnliche PCB aufhört und das IC-Substrat beginnt

Abbildung: Querschnitt eines Flip-Chip-Packages, der zeigt, wie Signale von fein gerasterten Bumps zu größeren Lötkugeln aufgefächert werden.

Was ist ein Package-Substrat?

Ein Package-Substrat ist der mehrschichtige Träger zwischen dem nackten Silizium-Die und der PCB. Es verbindet die winzigen Pads auf dem Die mit den viel größeren Lötkugeln unter dem Package.

Was macht ein Package-Substrat?

Es hat drei Hauptaufgaben:

• Elektrisches Fan-out: verteilt sehr feine Die-Verbindungen auf einen breiteren BGA-Rasterabstand.
• Mechanische Unterstützung: bietet dem dünnen, zerbrechlichen Silizium-Die eine starke Basis.
• Wärmeverteilung: nutzt internes Kupfer, um Wärme vom Die wegzuführen.

Beispielsweise kann ein Die Pads mit einem Abstand von etwa 100 µm verwenden, während das Package einen Lötkugel-Rasterabstand von 0,8 mm aufweist. Das Substrat überbrückt diesen großen Unterschied. Es verarbeitet keine Signale und führt keine Berechnungen durch. Seine Aufgabe ist es lediglich, zwei sehr unterschiedliche Maßstäbe zu verbinden. Dieselbe Idee steckt hinter BGA-, CSP- und Flip-Chip-Package-Designs.

Package-Substrat vs. Halbleitersubstrat

• In der Wafer-Fertigung ist das Substrat der Kristall, auf dem das Bauelement aufgebaut wird, wie Silizium, Siliziumkarbid oder Galliumnitrid. Es beeinflusst direkt die elektrische und thermische Leistung des Bauelements.
• In der IC-Verpackung ist das Substrat der organische Träger zwischen dem Die und der PCB. Es bietet hauptsächlich Verdrahtung, Fan-out und mechanische Unterstützung.

Wenn ein Datenblatt also ein Substrat erwähnt, prüfen Sie den Kontext. Es kann den Halbleiterkristall oder das Package-Laminat bedeuten.

Package-Substrat vs. PCB: Wichtige Unterschiede

Ein Package-Substrat und eine PCB verwenden beide Kupfer- und Dielektrikumsschichten, werden aber in sehr unterschiedlichen Maßstäben hergestellt. Package-Substrate können viel feinere galvanisierte Leiterbahnen verwenden, während Standard-PCBs auf gröbere geätzte Strukturen angewiesen sind.

Hinweis

Das Substrat handhabt alles oberhalb der Lötkugeln, während Ihre PCB alles unterhalb davon handhabt. Die beiden treffen sich an einem Landmuster, das Sie kontrollieren, daher gehört Ihre Anstrengung genau dieser Schnittstelle.

Abbildung: Verbindungsdichte von Standard-PCB über HDI und IC-Substrat bis zum Silizium-Interposer.

Die oben zitierten Fertigungsfähigkeiten von JLCPCB stammen aus seinen veröffentlichten Fähigkeitsdaten, während die Linien-/Abstandswerte von 10/10 µm und 7/7 µm aus den FC-BGA-Spezifikationen von Toppan stammen.

Der Unterschied ist leicht zu erkennen: 0,09 mm entspricht 90 µm, sodass eine Standard-Mehrschicht-PCB-Leiterbahn etwa neunmal breiter ist als eine Package-Substrat-Leiterbahn mit 10 µm.

Package-Substrat-Materialien: BT-Harz, ABF und Keramik

FR-4 ist für fortschrittliche Package-Substrate nicht gut geeignet. Sein gewebtes Glas macht es sehr schwierig, Vias mit einem Laser zu bohren, und es dehnt sich beim Erhitzen viel stärker aus als Silizium. FR-4 hat einen CTE in der Ebene von etwa 14–17 ppm/°C, verglichen mit etwa 2,6 ppm/°C für Silizium. Diese Fehlanpassung belastet die Package-Verbindungen beim Erhitzen und Abkühlen zusätzlich.

Je näher ein Substrat am Silizium-Die sitzt, desto genauer sollte seine Wärmeausdehnung der von Silizium entsprechen. Andernfalls belasten Erhitzen und Abkühlen die Lötstellen zusätzlich.

BT-Harz zeigt dies deutlich; Mitsubishi Gas Chemical gibt Güteklassen um 14 ppm/°C für allgemeine BGA-, CSP- und SiP-Anwendungen an, während Low-CTE-Flip-Chip-Güteklassen auf etwa 3 ppm/°C sinken können, viel näher an Silizium. Das hilft, die Belastung unter großen Dies zu reduzieren.

Abbildung: Glasfaserverstärktes Laminat neben glasfreier Build-up-Folie, mit sauberen und ausgefransten Laser-Vias.

ABF (Ajinomoto Build-up Film) verfolgt einen anderen Ansatz. Es ist eine dünne, glasfreie Isolierfolie mit geringer Wärmeausdehnung und geringem dielektrischem Verlust. Da sie kein gewebtes Glas enthält, können Laser sehr kleine und gleichmäßige Mikrovias erzeugen, weshalb ABF häufig in fortschrittlichen Prozessor-Substraten verwendet wird.

Aufbau eines Package-Substrats

Ein dünner, starrer Kern sitzt in der Mitte eines Substratstapels und trägt galvanisierte Durchkontaktierungen. Anschließend werden Build-up-Schichten nacheinander auf jede Seite laminiert, jede mit ihren eigenen Laser-Mikrovias, bis die erforderliche Verdrahtungstiefe erreicht ist.

Jedes Element erfüllt eine Aufgabe:

• Kern: Ein dünnes BT- oder glasfaserverstärktes Laminat, das Steifigkeit liefert und galvanisierte Durchkontaktierungen zwischen den beiden äußeren Hälften trägt.
• Build-up-Schicht: Eine laminierte Folie, meist ABF, die pro Seite eine Verdrahtungsebene hinzufügt und Laser-Mikrovias zur darunterliegenden Schicht beherbergt.
• Mikrovia: Ein lasergebohrtes Loch, weit kleiner als jeder mechanische Bohrer es erzeugen kann, oft direkt über dem darunterliegenden Via platziert.
• Lötstopplack: Die strukturierte Beschichtung, die Pad-Öffnungen definiert und Lot von allem anderen fernhält.
• Oberflächenfinish: Typischerweise ENEPIG oder eine organische Beschichtung, die Pads für Drahtbonden, Bumping oder Kugelmontage schützt.

Die Notation ist dieselbe, die Sie bereits von einem HDI-Build-up-Stackup kennen. Bei einem 2+4+2-Substrat zählt die mittlere Zahl die Kernschichten und jede äußere Zahl die Build-up-Ebenen auf dieser Seite. Ein 3+2+3-Teil hat daher drei Mikrovia-Ebenen über und unter einem zweischichtigen Kern, sodass es mehr verdrahtet, aber drei Laminierzyklen pro Seite statt zwei benötigt.

Abbildung: Build-up-Notation mit Mikrovia-Ebenen auf jeder Seite des Substratkerns.

Jede zusätzliche Build-up-Schicht erfordert einen weiteren Laminier-, Laserbohr-, Galvanisierungs- und Strukturierungsschritt. Das erhöht sowohl die Kosten als auch die Wahrscheinlichkeit von Ausbeuteverlusten. Gestapelte Mikrovias bieten eine noch höhere Verdrahtungsdichte, erhöhen aber die Prozesskomplexität und die Kosten weiter.

Warum manche Substrate keinen Kern haben

Was ist ein Coreless-Package-Substrat?

Coreless-Substrate eliminieren den Kern und seine galvanisierten Durchkontaktierungen und bauen jede Schicht als Build-up-Folie auf. Signale laufen dann durch kurze, gestapelte Mikrovias statt durch ein langes Durchgangsloch, sodass die Induktivität sinkt und das fertige Package dünner wird.

Abbildung: Substrate mit und ohne Kern, wobei die galvanisierte Durchkontaktierung in der Coreless-Konstruktion entfällt.

Der Hauptkompromiss ist die Verwerfung. Ein starrer Kern hilft, das Substrat flach zu halten, aber ein Coreless-Design kann sich beim Erhitzen während des Reflows stärker verbiegen. Wenn sich das Package zu stark wölbt, können Eck-Lötkugeln abheben und den Kontakt verlieren.

Fertigung von Package-Substraten

Sehr feine Substratleiterbahnen werden üblicherweise galvanisiert statt geätzt. Beim Ätzen wird Kupfer sowohl von den Seiten als auch von oben entfernt, was Unterschnitt und schräge Leiterbahnwände verursacht. Wenn die Leiterbahnbreite unter etwa 30 µm fällt, wird dieser Unterschnitt ein viel größerer Teil der Leitung, was den Prozess schwerer kontrollierbar macht.

Abbildung: Modifiziertes halbadditives Verfahren vom Keimkupfer über die Strukturgalvanisierung bis zum Flash-Ätzen.

Das modifizierte halbadditive Verfahren vermeidet dies, indem es mit fast keinem Kupfer beginnt und fast nichts zum Unterschneiden übrig lässt. Die Abfolge ist:

1. Laminieren Sie eine sehr dünne Kupferfolie in der Größenordnung von wenigen Mikrometern auf das Build-up-Dielektrikum.
2. Bohren Sie die Mikrovias per Laser und entfernen Sie den Schmutz in den Löchern (Desmear).
3. Stellen Sie sich einen Trockenfilmresist vor, bei dem die Öffnungen genau definieren, wo Kupfer wachsen wird.
4. Galvanisieren Sie Kupfer in diese Öffnungen und bauen Sie die Leiterbahnen nach oben auf, statt sie auszuschneiden.
5. Entfernen Sie den Resist und ätzen Sie dann die dünne Keimfolie zwischen den Leiterbahnen weg (Flash-Ätzen).

Der entscheidende Unterschied zwischen mSAP und Voll-SAP ist die Keimschicht.

Beim mSAP entfernt das abschließende Flash-Ätzen die dünne Kupferkeimschicht, verdünnt aber auch die galvanisierten Leiterbahnen leicht. Eine dickere Keimschicht erfordert mehr Ätzen, was die Feinheit der Leiterbahnen begrenzt. Voll-SAP beginnt mit einer extrem dünnen stromlosen Keimschicht und kann dadurch noch feinere Strukturen erzeugen.

Designregeln für Package-Substrate

Die Linien- und Abstandsfähigkeit von Substraten ist keine feste Zahl. Sie hängt vom verwendeten Fertigungsprozess ab. Die folgende Tabelle zeigt den Bereich von der Standard-PCB-Fertigung bis zu den viel feineren Strukturen, die in fortschrittlichen Package-Substraten verwendet werden.

Jede Stufe auf der Leiter ist ein Prozesswechsel, nicht eine engere Version desselben Prozesses. Wenn Sie feinere Linien benötigen, als eine Stufe bietet, wechseln Sie die Ausrüstung, statt eine Toleranz zu verschärfen.

Wire-Bond- vs. Flip-Chip-Package-Substrate

Der Hauptunterschied liegt darin, wie der Die mit dem Substrat verbunden wird.

Wire Bonding hält den Die mit der Vorderseite nach oben und verwendet feine Drähte um seine Ränder, während Flip-Chip-Verpackung den Die mit der Vorderseite nach unten dreht und ihn direkt über ein Array von Bumps verbindet.

Lesen Sie unseren Leitfaden zu Wire Bonding vs. Flip-Chip-Verpackung für einen detaillierten Vergleich dieser beiden Verbindungsmethoden.

Abbildung: Derselbe Die mit peripheren Drahtbond-Verbindungen und Flip-Chip-Bumps als Flächenarray.

• Pad-Position: Wire Bonding verwendet einen peripheren Ring von Pads, sodass die I/O-Anzahl nur mit dem Die-Umfang wächst. Flip-Chip nutzt die gesamte Die-Fläche, sodass I/O mit der Fläche wächst und viel weiter skaliert.
• Verbindungslänge: Ein Bonddraht verläuft ein bis mehrere Millimeter, während ein Flip-Chip-Bump nur einige zehn Mikrometer hoch ist. Kürzere Wege bedeuten geringere Induktivität, weshalb Flip-Chip bei Hochgeschwindigkeits- und Hochstrom-Bauteilen dominiert.
• I/O-Obergrenze: Peripheres Bonding stößt bei Hunderten von Pads an Platzgrenzen. Flächenarray-Bumping kann viele Tausende erreichen, da es ein zweidimensionales Raster statt einer Linie verwendet.
• Substratanforderung: Ein Wire-Bond-Bauteil kann oft mit einem 2- oder 4-lagigen BT-Substrat mit Durchkontaktierungen bedient werden. Ein Flip-Chip-Bauteil benötigt Build-up-Ebenen, um das Bump-Feld zu verlassen, sodass Schichtzahl und Kosten stark steigen.
• Wärmepfad: Ein umgedrehter Die legt seine Rückseite nach oben frei, sodass ein Deckel oder Heat Spreader ihn direkt kontaktieren kann. Ein Wire-Bond-Die mit der Vorderseite nach oben ist von Vergussmasse bedeckt, die schlecht leitet.

Hinweis

Wire Bonding bleibt kostengünstiger und ist für Bauteile mit niedriger I/O-Anzahl nach wie vor die richtige Wahl. Flip-Chip kauft man, wenn die Pin-Anzahl oder die Schaltgeschwindigkeit keine Alternative lässt.

Typen von Package-Substraten

Die meisten substratbasierten Packages fallen in vier Hauptfamilien. Ihre Namen kombinieren üblicherweise die Die-Verbindungsmethode mit dem Package-Typ, was Teilenummern leichter verständlich macht.

Abbildung: Vier Package-Familien im gleichen Maßstab, von Wire-Bond-BGA bis Flip-Chip-BGA.

• Wire-Bond-BGA (WB-BGA): Ein drahtgebondeter Die auf einem 2- oder 4-lagigen BT-Substrat mit galvanisierten Durchkontaktierungen, das Lötkugeln mit 0,5 mm (19,7 mil) Raster und mehr trägt. Es ist das kostengünstige Arbeitstier für Mikrocontroller und Mittelklasse-Logik.
• Wire-Bond-CSP (WB-CSP): Ein kompaktes drahtgebondetes Package, das darauf ausgelegt ist, den Package-Fußabdruck nahe an der Die-Größe zu halten. J-STD-012 definiert ein Chip-Scale-Package als ein Einzel-Die-Package, das oberflächenmontierbar ist und eine Package-Fläche von nicht mehr als dem 1,2-fachen der Die-Fläche hat.
• Flip-Chip-CSP (FC-CSP): Ein umgedrehter Die auf einem kleinen Build-up-Substrat, üblich in mobilen Anwendungsprozessoren, wo sowohl Höhe als auch Verdrahtungsdichte eingeschränkt sind.
• Flip-Chip-BGA (FCBGA): Ein umgedrehter Die auf einem großen mehrschichtigen Build-up-Substrat, verwendet für CPUs, GPUs, FPGAs und KI-Beschleuniger. Toppan listet FC-BGA-Strukturen mit bis zu 10 gestapelten Vias, was zeigt, wie tief das Build-up geht.

Bei der Auswahl eines Packages für ein PCB-Design erklärt unser Leitfaden zu BGA-Package-Typen die wichtigsten Unterschiede, Anwendungen und PCB-Design-Überlegungen.

Bauteile nach Package-Typ finden

Sobald Sie das benötigte Package kennen, können Sie mit der JLCPCB-Bauteilbibliothek verfügbare Bauteile nach Package-Typ durchsuchen und Teiloptionen prüfen, bevor Sie den PCB-Footprint finalisieren.Bauteile durchsuchen

Fortschrittliche Package-Substrate

High-End-Prozessoren können mehr Verbindungen erfordern, als ein organisches Substrat direkt bewältigen kann. Um die Dichte zu erhöhen, platzieren Designer einen zusätzlichen Träger, wie einen Silizium-Interposer, zwischen dem Die und dem Package-Substrat.

Silizium-Interposer und 2.5D-Verpackung

Ein Silizium-Interposer ist ein dünner Die ohne Transistoren, der nur Verdrahtung und Durchkontaktierungen durch das Silizium trägt. Er wird mit Wafer-Prozessen statt mit Laminatprozessen hergestellt, sodass seine Linien im Submikrometerbereich liegen, während eine organische Build-up-Schicht bei etwa 7 µm endet. Diese Lücke ist der Grund, warum mehrere Dies, die Terabits pro Sekunde austauschen müssen, auf einem Interposer statt direkt auf dem Substrat sitzen.

Abbildung: Eine 2.5D-Baugruppe mit Die, Interposer, Package-Substrat und Systemplatine

Der Stapel kann vier Ebenen haben: Die, Interposer, Package-Substrat und PCB. Jede Ebene verteilt die Verbindungen auf einen breiteren Raster. Beim Wafer-Level-Packaging erfolgt diese Umverteilung direkt auf dem Wafer, sodass kein separates organisches Substrat benötigt wird.

Glas-Kern-Substrate

Glas wurde als Ersatz für den organischen Kern vorgeschlagen, da sein Ausdehnungskoeffizient nahe dem von Silizium liegt und es beim Erhitzen flach bleibt. Ein flacherer Träger beim Reflow bedeutet weniger offene Eckkugeln bei sehr großen Packages, genau der Fehler, der begrenzt, wie groß ein organisches FC-BGA werden kann. Glas unterstützt zudem feinere Durchkontaktierungen, als mechanisches Bohren in Laminat erzeugen kann.

Ein Glaskern hilft, die Verwerfung zu reduzieren, bietet aber nicht allein die Verdrahtungsdichte eines Interposers. Deshalb verwenden frühe Glas-Kern-Packages noch konventionelle Build-up-Schichten um den Kern.

Warum die ABF-Kapazität die KI-Chip-Versorgung begrenzt

Die High-End-Chip-Verpackung ist heute teilweise durch die Substratkapazität begrenzt. Counterpoint Research schätzt eine ABF-Angebotslücke von etwa 10 % Ende 2026, die auf 20 % im Jahr 2027 steigt. Auch die T-Glas-Versorgung ist angespannt.

Ein Grund ist der Maßstab: Ein KI-Chip kann etwa 10-mal mehr Substratmaterial verbrauchen als ein Standard-PC-Prozessor, während neue Substratfabriken Jahre brauchen, um die volle Produktion zu erreichen. Dies betrifft nicht direkt die normale PCB-Fertigung, kann aber das Risiko von Lieferzeiten und Verfügbarkeit für große, fortschrittliche FC-BGA-Bauteile erhöhen.

Fazit

Package-Substrate überbrücken die Lücke zwischen fein gerasterten Die-Verbindungen und den größeren Strukturen, die eine PCB bewältigen kann. Sie erfordern auch andere Materialien, Ausrüstung und Fertigungsprozesse als die Standard-PCB-Fertigung. Für die meisten Platinendesigner ist das Substrat selbst nicht der Teil, den man entwirft.

Der eigentliche Fokus liegt auf der Schnittstelle darum herum: Landmuster, Via-in-Pad, Fanout, Stackup und Reflow-Prozess.

Package-Substrate mögen wie winzige PCBs aussehen, aber sie verwenden andere Materialien, feinere Strukturen und fortschrittlichere Build-up-Prozesse. BT-Harz und ABF ersetzen FR-4, während Kern-, Build-up- und Coreless-Designs Dichte, Kosten und Verwerfung ausbalancieren. Die entscheidende Grenze ist der Maßstab: Sobald die Verdrahtung die Fähigkeiten substratähnlicher PCBs übersteigt, betritt das Design echtes IC-Substrat-Territorium.

Häufig gestellte Fragen zu Package-Substraten

F: Was ist der Unterschied zwischen einem IC-Substrat und einer PCB?

Ein IC-Substrat verbindet den nackten Die mit den Package-Lötkugeln. Eine PCB verbindet vollständig verpackte Bauteile. IC-Substrate verwenden zudem viel feinere Leiterbahnen als Standard-PCBs.

F: Was ist ABF und warum wird es in Package-Substraten verwendet?

ABF (Ajinomoto Build-up Film) ist ein dünnes Isoliermaterial, das in fortschrittlichen Package-Substraten weit verbreitet ist. Seine glasfreie Struktur unterstützt sehr kleine lasergebohrte Mikrovias.

F: Was ist ein Coreless-Package-Substrat?

Ein Coreless-Substrat hat keinen starren zentralen Kern. Es verwendet Build-up-Schichten und gestapelte Mikrovias, wodurch das Package dünner, aber empfindlicher gegenüber Verwerfung wird.

F: Ist eine substratähnliche PCB dasselbe wie ein IC-Substrat?

Nein. Eine substratähnliche PCB (SLP) ist immer noch eine PCB, aber mit feineren Strukturen. Ein IC-Substrat sitzt im Inneren des Halbleiter-Packages und verwendet noch feinere Verbindungen.