HF PCB設計におけるEMI/EMCおよび信号完全性の問題にどう取り組むか

高周波PCB設計は困難であり、電磁干渉（EMI）と信号完全性（SI）の問題は最も重要な障害の一つです。これらの問題は回路性能を低下させ、信頼性に影響を与え、コンプライアンステストの失敗を引き起こす可能性があります。これらに対処するには、設計プロセス全体を通じて慎重な計画と実行が不可欠です。以下はこれらの課題を克服するための戦略です。

複雑な信号方向を持つネットワークでは、トポロジーの影響は単方向、双方向、および異なるタイプの信号レベルによって異なります。どのトポロジーが信号品質にとって最適かを判断するのは困難です。事前にシミュレーションを実行する必要があり、適切なトポロジーを選択するには、エンジニアが回路原理、信号タイプ、さらには配線の難しさについても十分に理解している必要があります。PCBについてさらに詳しく知るには、PCB製造に関する究極のガイドをご覧ください。

信号完全性のためにPCBレイアウトを最適化するヒント：

レイアウトは信号完全性を確保する上で重要な要素です。高周波設計では、以下に注意してください：

• トレース長：伝搬遅延と反射を最小限に抑えるため、信号トレースをできるだけ短く保ちます。
• インピーダンス制御： 特に高速信号の場合、制御インピーダンストレースを使用して、トレースインピーダンスをソースと負荷に一致させます。
• ビア配置： ビアはインピーダンスの不連続性と反射を引き起こす可能性があるため、高速信号経路でのビアの使用を最小限に抑えます。
• 差動ペア配線： 高速信号には密結合の差動ペアを使用して、クロストークを低減し、信号完全性を維持します。

HF PCBのレイアウト設計ではインピーダンスマッチングはどのように行われるのか？

インピーダンスマッチングは、高速PCBを設計する上での重要な要素の一つです。インピーダンスはトレースのレイアウトに直接関係します。例えば、トレースが表面層（マイクロストリップ）にあるか内部層（ストリップライン/ダブルストリップライン）にあるか、基準面（電源またはグランド）からの距離、トレース幅、PCB材料などがすべてトレースの特性インピーダンスに影響します。したがって、インピーダンスは配線後にのみ決定できます。

ほとんどのシミュレーションソフトウェアは、回路モデルまたは使用される数学的アルゴリズムの制限により、配線におけるインピーダンスの不連続性を考慮することができません。そのような場合、回路図では直列抵抗など一部の終端抵抗を予約して、インピーダンスの不連続性の影響を軽減することしかできません。根本的な解決策は、配線中にインピーダンスの不連続性をできるだけ回避することです。

高速（>100MHz）高密度PCBを設計するためのヒントは？

高速・高密度PCBを設計する場合、クロストーク干渉に特に注意を払う必要があります。これはタイミングと信号完全性に大きな影響を与えるためです。以下に注意すべき点をいくつか示します：

間隔： トレース間隔に注意してください。一般的な方法は、トレース幅の少なくとも2倍の間隔を維持することです。シミュレーションを使用して、トレース間隔がタイミングと信号完全性に与える影響を判断し、許容できる最小間隔を特定できます。結果は異なるチップ信号によって異なる場合があります。

クロストーク： 隣接層の配線方向を同じにすることは避けてください。特に隣接層のトレース間で正確に重なることは避けてください。そのような構成は、同じ層上の隣接トレースよりも多くのクロストークを生成するためです。クロストークは、隣接するトレース上の信号が互いに干渉するときに発生します。軽減技術には以下が含まれます：

• トレース間隔： 隣接する高速トレース間の間隔を広げて、容量性および誘導性結合を低減します。
• シールド： 敏感な信号トレース間にグランド接続されたガードトレースを追加して、アイソレーションを提供します。

ビア： 配線スペースを増やすためにブラインドビアとベリードビアを使用しますが、これによりPCB製造コストが増加します。実際に完全に並列で等長のトレースを実現するのは困難ですが、できるだけ近づけるよう努めるべきです。

さらに、タイミングと信号完全性への影響を軽減するために、差動および同相終端を予約することを検討してください。

高周波でのフィルタの選択：

LCフィルタのインダクタンスとキャパシタンスの値を選択するには、ノイズ抑制と性能のバランスを取る必要があります。インダクタンスはノイズ周波数に適合し、過度なリップルなしで過渡電流を流す必要があり、キャパシタンスはリップルノイズ要件に依存し、ESRとESLが性能に影響します。

LCフィルタ対RCフィルタ：低周波ノイズの場合、インダクタンスが不十分だとLCフィルタは性能が低下する可能性があり、抵抗でのエネルギー損失にもかかわらずRCフィルタの方が効果的です。スイッチング電源では、LCの配置がフィードバックループの極と零点により安定性に影響します。RCフィルタリングでは抵抗の電力損失も重要です。コンポーネントはSMTまたはスルーホールとして実装できます。組み立て関連の情報についてはブログをご覧ください。

HF PCBでのグランドプレーンと電源プレーンの管理方法：

適切に設計されたグランドおよび電源分配システムは重要です：

• 専用グランドプレーン： 連続した途切れのないグランドプレーンを使用して、帰還経路として機能させ、EMIを低減します。
• デカップリングコンデンサ付き電源プレーン：電源変動を安定させノイズを抑制するために、ICの近くに戦略的にデカップリングコンデンサを配置します。
• スタックアップ設計： 適切な層配置で多層スタックアップを実装します。高周波信号は、EMIを低減するためにグランドプレーンに挟まれた内部層に配線する必要があります。

終端の種類とは？

デジタル回路では、タイミングが最も重要な側面です。マッチングを追加する目的は、信号品質を改善して、判定の瞬間に明確な信号が得られるようにすることです。終端はマッチングとも呼ばれ、位置によってソース終端と末端終端に分類されます。

• レベル感知信号の場合、セットアップおよびホールド時間要件を満たしながら、信号品質が安定していることを確認します。
• エッジ感知信号の場合、信号エッジが単調であり、エッジレートが要件を満たしていることを確認します。

通常、プルアップ、プルダウン抵抗、テブナンマッチング、ACマッチング、ショットキーダイオードマッチングなどの並列抵抗マッチングによって実現されます。

PCB設計におけるEMIとは？

PCB設計におけるEMI（電磁干渉）とは、回路の性能を妨害する可能性のある不要な電磁信号を指します。例えば、高速デジタルPCBでは、不適切に配線された高周波トレースが干渉を放射し、近くの敏感なアナログコンポーネントに影響を与える可能性があります。EMIを軽減するために、設計者は適切なグランド接続、インピーダンスマッチングによる信号完全性の確保、シールドの組み込みなどの技術をよく使用します。例えば、高周波コンポーネントをアナログ回路から離して配置し、グランドプレーンを使用することで、EMIを大幅に低減し、PCBの全体的な信頼性と機能性を向上させることができます。

PCB設計におけるEMCとは？

PCB設計におけるEMC（電磁両立性）は、デバイスが電磁干渉（EMI）を引き起こしたり受けたりすることなく、意図したとおりに動作することを保証します。例えば、高周波PCBでは、不適切なレイアウトや不十分なシールドがEMIを引き起こし、近くの回路で信号歪みを引き起こす可能性があります。これに対処するために、設計者はシールド用のグランドプレーンを追加し、クロストークを低減するために信号配線を最適化し、電圧を安定させるために電源ピンの近くにデカップリングコンデンサを使用することがあります。適切なEMC設計は干渉を最小限に抑え、業界標準への準拠と信頼性の高いシステム性能を確保します。

高速PCB設計でEMC/EMIに対処するために設計者が従うべきルールは？

優れたEMI/EMC設計は、レイアウト段階からコンポーネント配置、PCB層スタックアップ、重要な接続の配線、コンポーネントの選択を考慮する必要があります。適切な計画がなければ、これらの問題に後から対処するのははるかにコストがかかり、時間がかかります。FCCやCE規格などのEMI/EMC規制に準拠することは、製品の成功にとって不可欠です。これらの規格は、電磁両立性を確保するためのPCB設計とテストに関するガイドラインを提供します。

• クロックジェネレータを外部コネクタから離して配置します。
• 高速信号を内部層を通して配線し、インピーダンスマッチングと基準面との連続性を確保して反射を低減します。
• 高周波ノイズを最小限に抑えるために、信号スルーレートが遅いコンポーネントを使用します。
• 電源プレーンノイズを低減するために、適切な周波数応答を持つデカップリングまたはバイパスコンデンサを選択します。
• ループ面積を最小限に抑え、高周波信号の帰還経路を最適化して放射を低減します。
• 高周波ノイズを封じ込めるために分割グランドプレーンを使用します。
• EMC性能を向上させるために、PCBとシャーシのグランド接続ポイントを慎重に選択します。
• 信号反射とインピーダンス変化を最小限に抑えるために、鋭い90°角の代わりに45°または曲線のコーナーを使用します。
• 信号反射とノイズを低減するために終端抵抗を使用します。

コストを大幅に増加させずにEMC要件を満たす方法は？

EMC要件によるPCBのコスト増加は、多くの場合、シールド効果を高めるためのグランドプレーン層の追加や、高周波高調波を抑制するためのフェライトビーズ、チョーク、その他のコンポーネントの追加から生じます。これとは別に、通常、システム全体がEMC要件を満たすことを保証するために、追加のシールド構造を使用する必要があります。

HF PCBでのフェライトビーズの使用：

フェライトビーズは、電子回路の高周波ノイズを抑制するためにPCBで使用される受動コンポーネントです。ローパスフィルタとして機能し、DCおよび低周波信号を通過させながら高周波ノイズを減衰させます。フェライトビーズの主な用途：

1. ノイズ抑制

• 電源ラインまたは信号ラインを伝搬する高周波ノイズをブロックします。
• 回路のEMIを排除するためによく使用されます。

2. EMC規格への準拠

• 回路によって生成されるノイズが他のデバイスに干渉するのを防ぎます。
• 電磁放射に関する規制遵守の達成を支援します。

「信号帰還経路」とは？

信号帰還経路は、帰還電流とも呼ばれ、電流がドライバに戻る経路を指します。高速デジタル信号伝送では、信号はドライバからPCB伝送ラインに沿って負荷まで伝わり、その後、負荷からグランドまたは電源層を経由して最短経路でドライバに戻ります。この戻る信号は信号帰還経路と呼ばれます。

ジョンソン博士は著書で、高周波信号伝送は本質的に伝送ラインとDC層間の誘電体容量を充電するプロセスであると説明しました。信号完全性（SI）分析は、この電界の電磁特性とその結合を調べます。

高速信号処理PCBに適したEDAソフトウェア：

設計を確定する前に、シミュレーションツールを使用してEMIとSIを分析します。HyperLynxやAnsys HFSSなどのツールは、問題を予測し、トレース配線、インピーダンスマッチング、ノイズ低減のための最適化を提案できます。

さらに、EasyEDA Professional Edition（EasyEDA Pro）が推奨されます。使いやすさと強力な機能を兼ね備えており、複雑なPCB設計ニーズに特に適しています。その利点は以下の通りです：

1. 強化されたパフォーマンス： WebGLエンジンに基づき、数万のパッドを持つPCB設計をサポートしながら、多数のコンポーネントを含む複雑なプロジェクトでもスムーズな操作を維持します。

2. 改善されたルール管理： より堅牢なルール制約と自動配線機能を提供し、配線効率を大幅に向上させます。

3. マルチボード設計サポート： 1つのプロジェクト内で複数の単一ボード設計を可能にし、複雑なプロジェクトに最適です。

4. 強化されたコンポーネント管理： 「コンポーネントコンセプト」を通じてシンボル、パッケージ、3Dモデルなどを統合し、コンポーネントの選択を容易にし、マーケットプレイスと設計インターフェース間の切り替えを減らします。

5. 効率的な出力と互換性： 強力なDXFインポートおよびエクスポート機能、強化されたPDF出力を提供し、多様な設計納品ニーズを満たします。

結論

高周波PCB設計におけるEMIと信号完全性の課題には、慎重なレイアウト、スタックアップ設計、高度なシミュレーションツールの使用を含む包括的なアプローチが必要です。これらのベストプラクティスに従うことで、設計者は性能を向上させ、ノイズを低減し、規制基準への準拠を達成し、信頼性が高く効率的な高周波PCB設計への道を開くことができます。

FAQ：

1. 回路が複数のPCBで構成されている場合、それらは同じグランドを共有すべきですか？

回路が複数のPCBで構成されている場合、一般的に同じグランドを共有する必要があります。単一の回路内で複数の電源を使用することは通常実用的ではありません。ただし、特定の条件が許せば、別々の電源を使用することで干渉を低減できる可能性があります。

2. 50MHz以上の信号の安定性を確保するために、レイアウトと配線はどのように処理すべきですか？

高速デジタル信号配線は、伝送ラインが信号品質に与える影響を低減することに焦点を当てています。100MHz以上の高速信号の場合、レイアウトでは信号配線をできるだけ短くする必要があります。

デジタル回路では、高速信号は信号立ち上がり時間によって定義されます。さらに、異なるタイプの信号（TTL、GTL、LVTTLなど）は、信号品質を確保するために異なる方法が必要です。

3. ESDとは：

ESD（静電気放電）は、静電気の蓄積により2つの物体間で突然電流が流れることです。敏感なコンポーネントを損傷する可能性があります。

4. 干渉を低減するためにPCBを設計する場合、グランドラインは閉ループ構造を形成すべきですか？

PCBを設計する場合、干渉を低減するためにループ面積を一般的に最小限に抑えるべきです。グランドラインは閉ループを形成すべきではなく、代わりにツリー分岐構造が好ましいです。さらに、グランド面積はできるだけ最大化すべきです。

5. 安全基準に関して、FCCとEMCは具体的に何を意味しますか？

FCC：連邦通信委員会（米国通信委員会）。

EMC：電磁両立性。

FCCは標準化団体であり、EMCは標準です。各標準には特定の目的、設立の関連理由、および定義されたテスト方法があります。

6. 終端（マッチング）を採用するためのルールは何ですか？

デジタル回路では、タイミングが最も重要な側面です。マッチングを追加する目的は、信号品質を改善して、判定の瞬間に明確な信号が得られるようにすることです。