高周波PCB設計における配線とスタックアップ問題の解決

　高周波PCBの設計は、特に配線とスタックアップ構成においてユニークな課題を提示します。シグナルインテグリティと最適なパフォーマンスを確保するには、適切なプランニングと実行が不可欠です。以下では、一般的な問題とそれに対処するための戦略を探ります。

　シグナルインテグリティは主にインピーダンスマッチングに関係する。インピーダンス整合に影響する要因には、信号源アーキテクチャ、出力インピーダンス、トレース特性インピーダンス、負荷特性、トポロジーなどがある。解決策としては、終端処理とトレース・トポロジーの調整がある。高速設計はEMI/EMCの影響を受けやすいので、より良いレイアウト設計によってPCBのEMI-EMC性能を向上させる方法をご覧ください。

高周波PCBにおける配線上の課題:

　高周波回路は、電磁干渉（EMI）やクロストークの影響を受けやすいため、正確な配線が重要になります。配線不良は信号の劣化、ノイズの増加、機能性の問題につながります。その解決策として、以下のようなものがあります：

・インピーダンスコントロール： PCB材料と信号周波数に基づいて適切なトレース幅と間隔を使用することにより、一貫したトレースインピーダンスを維持します。

・クロストークの最小化： 高速信号のトレースを離し、ノイズを減らすために差動ペアを使用する。

・信号の反射を避ける： 差動ペアのトレース長を合わせ、適切な終端を確保する。

・ ビアの使用を減らす： シグナルインテグリティの損失と不要な遅延を防ぐため、ビア数を制限する。

高速信号の配線は手動か自動か？

　ほとんどの先進的なPCB配線ソフトウェアには、配線方法とビアの数を制御するための設定可能な制約を持つ自動ルータが含まれています。配線エンジンの機能と利用可能な制約は、EDA企業によって大きく異なります。例えば、蛇行配線（ジグザグ配線）パターンや差動ペア間の間隔を制御する機能が異なる場合があります。

　このようなばらつきは、自動配線されたトレースが設計者の意図に沿うかどうかに影響します。さらに、手作業での調整のしやすさは、トレース、ビア、あるいは銅の注ぎ口の近くのトレースを押し出す能力など、配線エンジンの能力と密接に関係しています。したがって、強力な機能を備えた配線エンジンを選択することが、これらの問題を解決する鍵になります。

高周波プリント基板設計でより配線をじつ減するためのヒント：

1. アナログ部とデジタル部を分ける： 一般的に、デジタルとアナログのグランドを分けることは正しい。信号トレースが分離された領域（堀）を越えないようにし、電源と信号のリターン電流パス長が過大にならないようにすることが重要である。

2. 水晶発振器の配線： アナログの正帰還発振回路。安定した発振信号を生成するには、ループゲインと位相の仕様を満たす必要がある。これらの発振仕様は干渉の影響を受けやすく、グラウンド・ガード・トレースを追加しても干渉を完全に遮断できない場合があります。水晶発振器の配置が遠すぎると、グランドプレーン上のノイズが正帰還発振回路に影響を与える可能性がある。そのため、水晶発振器はできるだけチップの近くに配置する必要がある。

3. EMI低減： EMI軽減のために追加する抵抗、コンデンサ、フェライトビーズは、信号の電気的特性への不適合を引き起こしてはならないというのが基本原則である。高速信号を内部レイヤーに配線するなど、配線配置やPCBレイヤーの積層技術を使ってEMI問題を解決または低減することを優先した方がよい。抵抗、コンデンサ、またはフェライトビーズは、シグナルインテグリティへの害を最小限に抑えるための最後の手段として使用されるべきです。

差動配線とは？

　差動信号は、差動信号とも呼ばれ、1つのデータを伝送するために2つの完全に同一で逆極性の信号を使用します。判定は、2つの信号間の電圧差に基づいて行われます。2つの信号が完全に一致するように、配線は平行性を維持し、線幅と間隔を均一にする必要があります。

　差動ペアの配線は、適切な距離と平行にする必要がある。間隔は差動インピーダンスに影響し、重要な設計パラメータである。平行にすることで、差動インピーダンスを一定に保つことができる。間隔にばらつきがあると、差動インピーダンスが一定せず、シグナルインテグリティやタイミング遅延に影響を与える。

差動配線はどのように行うか？

　差動ペア配線では、ペアのトレース長を等しくすることと、2つのトレース間の間隔（差動インピーダンスによって決まる）を一定に保つことの2点を考慮する必要があります。これらのトレースは平行のままでなければなりません。平行配線は、同じレイヤーにサイド・バイ・サイドに配線する方法と、隣接するレイヤーにオーバー・アンダーに配線する方法の2つの方法があります。サイド・バイ・サイドの方法が一般的です。

・単一出力のクロック信号の差動配線： 差動配線は、信号ソースとレシーバーの両方が差動信号である場合にのみ意味を持つ。したがって、出力が1つのクロック信号に差動配線を使用することはできない。

・整合抵抗の概念： マッチング抵抗は通常、レシーバーの差動ペア間に追加される。抵抗値は、信号品質を向上させるために、差動インピーダンスと一致させる必要がある。

・差動ペア間のアース線： 一般に、差動信号間にアース線を追加すべきではない。差動信号の主な利点は相互結合であり、フラックスキャンセルやノイズイミュニティなどの利点をもたらすからである。途中にアース線を追加すると、カップリング効果が損なわれる。

PCBレイヤーの銅注入：

　ほとんどの場合、空白部分の銅充填はグランドに接続されます。しかし、高速信号線の近くに銅を充填する場合は、銅の充填と信号線との間の距離に注意する必要があります。さらに、デュアル・ストリップライン構成などでは、銅フィルが他の層の特性インピーダンスに影響を与えないようにしてください。

1. EMC（電磁両立性）： 広い面積のグランドまたは電源銅はシールドとして機能する。PGNDのような特定の特別なグランドは、保護機能を提供する。

2. PCB製造要件： 効果的なメッキを確実にするため、またはラミネート時の変形を防ぐため、銅はトレースの少ないPCB層に注がれます。

3. シグナルインテグリティの要件： 銅を流し込むことで、高周波デジタル信号に完全なリターンパスを提供し、DCネットワーク・トレースの必要性を減らします。また、放熱のためや、特殊な部品の実装要件を満たすためにも使用されます。

「シグナル・リターン・パス」とは？

　シグナル・リターン・パスとは、リターン電流とも呼ばれ、電流がドライバに戻る経路のことです。高速デジタル信号伝送では、信号はドライバからPCB伝送線路に沿って負荷に移動し、負荷からグランド層または電源層を経由して最短経路でドライバに戻ります。この戻ってくる信号は、信号リターン・パスと呼ばれる。

　ジョンソン博士は著書の中で、高周波信号伝送は本質的に伝送線路と直流層の間の誘電体キャパシタンスを充電するプロセスであると説明している。シグナル・インテグリティ（SI）解析では、このフィールドの電磁特性とそのカップリングを調べます。

高周波PCBにおけるスタックアップ問題

　4層基板の場合、フリーパッドまたはビアをマルチレイヤーとして定義すると、4層すべてに確実に現れます。トップレイヤーのみと定義すると、トップレイヤーのみに表示されます。不適切なレイヤーのスタックアップは、EMI、インピーダンスのミスマッチ、熱問題を悪化させ、ボードの性能に影響を与えます。その解決策としては

・レイヤ構成の最適化： 専用のグランドプレーンとパワープレーンを使用してEMIシールドを改善し、シグナルインテグリティを維持します。

・誘電体材料の選択： 信号損失を最小限に抑えるため、低誘電正接（Df）と安定した誘電率（Dk）の材料を選択します。

・信号層の計画： ノイズとクロストークを最小限に抑えるため、重要な高周波信号が隣接したリファレンス・プレーンを持つようにします。

・熱管理： 銅プレーンとサーマルビアを使用して効率的に放熱する。

例 3つの電源層（2.2V、3.3V、5V）を持つ12層PCBでの電力処理：

　3つの電源を3つの別々のレイヤーに配置することで、レイヤーのクロスプレーン分割が起こりにくくなるため、信号品質が向上する。クロスプレーン分割は、信号品質に影響する重要な要素であるが、シミュレーションソフトは一般にこれを無視している。電源プレーンとグランドプレーンは、高周波信号ではどちらも等価である。

　実際には、信号品質を考慮するほかに、パワープレーンカップリング（隣接するグランドプレーンを利用してパワープレーンの交流インピーダンスを下げる）や対称レイヤーの積層などの要因も考慮する必要がある。

スタックアップ配置はEMI問題の軽減にどのように役立ちますか？

　EMIはシステムレベルで対処する必要があり、PCBだけですべての問題を解決することはできません。EMI低減のためのスタックアップ設計の目標は、信号に最短のリターンパスを提供し、カップリング面積を最小限に抑え、差動モード干渉を抑制することです。

　さらに、グランド層とパワー層を密に結合し、パワー層をグランド層に対して適切に凹ませることで、コモンモード干渉を軽減することができます。

高周波材料の選択

　PCB材料を選択するには、設計要件、製造性、コストのバランスを見つける必要があります。設計要件には、電気的および機械的な側面が含まれます。非常に高速なPCB（GHzを超える周波数）を設計する場合、材料の考慮がより重要になります。

　例えば、一般的に使用されているFR-4材料は、数GHzの周波数で誘電損失による信号の大幅な減衰を引き起こす可能性があり、不適当である。電気的な観点からは、材料の誘電率と誘電損失が設計周波数に適合していなければなりません。FR-4のような材料は、DfとDkのばらつきが大きいため、超高周波には十分ではないかもしれません。この問題に対する解決策としては

・安定した信号伝送をサポートするRogers、Isola、Taconicのような特殊な高周波ラミネートを使用する。

・層間剥離や反りを避けるため、製造工程で材料の互換性を確認する。

高周波干渉を避けるコツは？

　高周波干渉を避ける基本的な考え方は、クロストークとしても知られる高周波信号による電磁界の干渉を最小限に抑えることです。これは、高速信号とアナログ信号の距離を広げるか、アナログ信号の隣にグランドガード/シャントトレースを追加することで実現できます。さらに、デジタル・グラウンドからアナログ・グラウンドへのノイズ干渉にも注意してください。

シミュレーションとテスト：

　メーカーは、エッチングやラミネーションの欠陥などの問題を検出するためにX線テストを使用しています。SMTアセンブリ後の完成基板では、一般的にICT（インサーキットテスト）が使用され、PCB設計時にICTテストポイントを追加する必要があります。問題が発生した場合、専用のX線検査装置により、製造中に欠陥が発生したかどうかを特定することができます。いくつかの解決策があります：

・HFSSやADSのようなシミュレーション・ツールを採用し、信号動作をモデル化する。

・シグナル・インテグリティ（SI）およびパワー・インテグリティ（PI）解析を実施し、設計上の仮定を検証する。

・時間領域反射率法（TDR）やベクトルネットワークアナライザ（VNA）を使用して実環境での検証を行う。

　配線とスタックアップの課題に慎重に対処することで、高周波PCB設計は、信頼性の高い信号伝送、最小限のノイズ、安定した性能を達成することができます。適切な材料選択、レイヤーの最適化、徹底的なテストにより、設計が最新の高速アプリケーションの要求を満たすことを保証します。

テストクーポンとは？

　テストクーポンは、時間領域反射率計（TDR）を使用して製造されたPCBの特性インピーダンスを測定し、設計要件を満たしていることを確認するために使用されます。通常、制御されるインピーダンスには、シングルエンド線と差動ペアが含まれます。そのため、テストクーポンのトレース幅と間隔（差動ペアの場合）は、PCB上の制御ラインと一致していなければなりません。

　最も重要な点は、測定時の接地点の位置である。接地リードのインダクタンスを最小化するため、TDRプローブの接地ポイントは通常、信号測定ポイント（プローブ先端）に非常に近い。したがって、測定信号点とテストクーポン上の接地点の距離と方法は、使用するプローブに合わせる必要がある。

　高速信号におけるテストポイント： 信号品質に影響を与えるかどうかは、テストポイントの追加方法と信号の速度に依存する。一般的に、外部テストポイント（既存のビアやDIPピンをテストポイントとして使用しない）は、トレース上に直接追加するか、トレースから小さな分岐を引き出して追加することができる。原則的に、テストポイントはできるだけ小さく（テスト装置の要求を満たしつつ）、分岐はできるだけ短くする。

よくある質問：

1. 高速プリント基板設計に関するお勧めの本や資料を教えてください。

・ "Speed Digital Design： ハワード・ジョンソン著 「A Handbook of Black Magic」。

・ エリック・ボガティン著 「Signal and Power Integrity - Simplified」。

・ Henry W. Ott著 「Electromagnetic Compatibility Engineering」。

これらの書籍は、シグナルインテグリティ、EMI、および実践的な設計戦略をカバーしています。Cadence、Keysight、JLCPCBブログなどのオンラインリソースも、貴重なチュートリアルや設計のヒントを提供しています。

2. フレキシブル/リジッド・フレキシブル基板設計には、専用のソフトウェアや規格が必要ですか？

　はい、フレキシブルおよびリジッドフレキシブルPCBの設計には、Altium Designer、Cadence Allegro、Mentor Graphicsなどの専用ソフトウェアが必要です。IPC-2223のような規格は、材料選択、曲げ公差、トレース配線のガイドラインをカバーし、信頼性を確保するために不可欠です。