SFP-Pinbelegung erklärt: PCB-Layout- & Design-Leitfaden

Wichtigste Erkenntnisse

• Die SFP-Pinbelegung folgt einem standardisierten 20-poligen Edge-Connector, mit dedizierten Pins für Stromversorgung, Masse, differenzielle Datenpaare und I2C-Steuersignale.
• Die differenziellen Tx- und Rx-Paare übertragen das hochgeschwindigkeits optische oder Kupfersignal und erfordern eine kontrollierte differenzielle Impedanz von 100 Ohm über den gesamten Routing-Pfad.
• Niedriggeschwindigkeits-Steuerpins (TX_FAULT, TX_DISABLE, MOD_ABS, LOS, Rate Select/RS1) verwenden standardmäßiges Single-Ended-Routing und benötigen keine Impedanzanpassung.
• Den SFP-Käfig nahe der Platinenkante platzieren, Hochgeschwindigkeitspaare auf Innenlagen halten und eine durchgehende Referenzebene einhalten sind die zentralen Layout-Regeln.
• SFP+ und SFP28 teilen denselben 20-poligen mechanischen Footprint wie SFP, treiben aber höhere Datenraten, was die Layout-Toleranzen erheblich verschärft.

Einleitung

Die Auswahl des falschen SFP-Modul-Footprints oder eine falsche SFP-Pinbelegung im Schaltplan ist eine häufige Ursache für optische Verbindungen, die bereits bei der Ankunft defekt sind. Manchmal weigert sich der Transceiver schlichtweg zu initialisieren. In anderen Fällen verbindet er sich auf dem Prüftisch einwandfrei und wirft dann Bitfehler, sobald der Datenverkehr hochfährt, und die Fehlerursache führt direkt auf ein falsch geroutetes Differenzialpaar oder einen fehlenden Pull-up an einem Steuerpin zurück.

Die SFP-Pinbelegung zu verstehen ist wichtig, weil der SFP-Steckverbinder Stromversorgung, Masse, Hochgeschwindigkeitsdaten und Niedriggeschwindigkeits-Steuersignale in einer einzigen 20-poligen Edge-Schnittstelle vereint. Ein PCB-Layout-Ingenieur muss wissen, welche Pins Gigabit-pro-Sekunde-Daten führen und welche lediglich ein Statusflag umschalten, da beide eine völlig unterschiedliche Routing-Behandlung erfordern.

Dieser Leitfaden führt Pin für Pin durch die SFP-Steckverbinder-Schnittstelle und behandelt anschließend die Schaltplan- und Layout-Praktiken, die ein Transceiver-Design funktionsfähig halten: Impedanzkontrolle, Power-Integrität, Käfig-Platzierung und die Fehler, die bei einem ersten Layout am häufigsten zu Problemen führen.

Was ist ein SFP-Steckverbinder und wie funktioniert er?

Abbildung 1. M.2 (NGFF) SSD-Steckverbinderbuchse für SMT-Montage.

Abbildung 2. Einport-SFP-Metallkäfig für SMT-Montage.

Ein SFP-Steckverbinder ist die Card-Edge-Schnittstelle zwischen einem Small Form-factor Pluggable Transceiver-Modul und einer Host-Platine. Das Modul wird in einen auf der Platine verlöteten Metallkäfig gesteckt, und seine Randkontakte landen direkt auf 20 vergoldeten Pads auf der Host-Platine. Auf der Modulseite ist kein separates Steckverbinderteil erforderlich.

Hinter dieser einfachen mechanischen Schnittstelle steckt alles, was ein PCB-Designer korrekt routen muss: Strom- und Masse-Rückpfade, ein differenzielles Sendepaar, ein differenzielles Empfangspaar sowie ein Zwei-Draht-I2C-Bus plus eine Handvoll Status- und Steuerleitungen. Bevor man eine einzige Leiterbahn verlegt, lohnt es sich, genau zu wissen, was jeder dieser 20 Pins tut.

SFP-Steckverbindertypen und -Varianten

SFP begann als Formfaktor für 1 Gbps bis 4 Gbps, und die Familie ist seitdem erheblich gewachsen. SFP+ erweitert denselben 20-poligen Footprint auf 10 Gbps, und SFP28 treibt ihn weiter auf 25 Gbps, wobei beide das mechanische Layout und die Pinzuweisung im Wesentlichen unverändert gegenüber dem ursprünglichen SFP beibehalten. XFP ist ein separater, früherer 10-Gbps-Formfaktor mit eigenem Steckverbinder und eigener Pinbelegung, keine SFP-Variante, trotz des ähnlichen Namens.

SFP und QSFP entwickeln sich von dort in unterschiedliche Richtungen. QSFP und QSFP-DD packen vier bzw. acht Lanes bei QSFP-DD in ein Modul, ausgerichtet auf 40 Gbps, 100 Gbps und höheren Gesamtdurchsatz. Die Pinanzahl und Steckverbindergeometrie unterscheiden sich von SFP, aber die zugrunde liegenden Layout-Prinzipien – Impedanzkontrolle, Entkopplung und Referenzebenen-Kontinuität – lassen sich direkt übertragen. Für die meisten Designer ist der 20-polige SFP/SFP+-Footprint derjenige, den es sich zuerst zu erlernen lohnt, da er die Basis für nahezu jede spätere Generation bildet.

SFP-Pinbelegung: Vollständige 20-Pin-Referenz

Abbildung 3. Vollständige SFP-Pinbelegungstabelle mit Spalten für Pinnummer, Name und Funktion, mit Hervorhebung von Stromversorgung, Masse, Differenzialpaaren und I2C-Steuerpins.

Die folgende Tabelle listet die standardmäßige SFP-Modul-Pinbelegung gemäß der SFP-MSA auf. Dieselbe 20-polige Anordnung gilt auch für SFP+- und SFP28-Module.

Die Pinbelegung gliedert sich in vier funktionale Gruppen. Stromversorgungs- und Masse-Pins – VccR, VccT und die Masse-Pins VeeR/VeeT – machen den Großteil der 20 Kontakte aus, was widerspiegelt, wie viel der SFP-Pinbelegung einem sauberen, induktivitätsarmen Rückpfad statt Signalführung gewidmet ist. Die Differenzialpaare TD+/TD- für Senden und RD+/RD- für Empfangen übertragen die eigentlichen Gigabit-Daten und sind die einzigen Pins an diesem Steckverbinder, die impedanzkontrolliertes Routing erfordern.

Die I2C-Schnittstelle, MOD_DEF2 (SDA) und MOD_DEF1 (SCL), ermöglicht es dem Host, das Identifikations-EEPROM des Moduls zu lesen und bei DOM-fähigen Modulen Temperatur, Spannung und optische Leistung in Echtzeit zu überwachen. Dieses Paar verwendet standardmäßiges langsames I2C-Routing, ohne Differenzial-Matching.

Die übrigen Steuer- und Status-Pins – TX_DISABLE, TX_FAULT, MOD_ABS, LOS und Rate Select – sind einfache digitale Signale, die durch die Basis-SFP-MSA definiert sind. TX_DISABLE und Rate Select sind Host-Ausgänge zum Modul; TX_FAULT, LOS und MOD_ABS sind Modul-Ausgänge, die der Host liest. In der ursprünglichen SFP-MSA (INF-8074i) wird Pin 7 als „Rate Select" bezeichnet und steuert die Empfängerbandbreite, während Pin 9 VeeR (Empfänger-Masse) ist. In der SFP+-MSA (SFF-8431) wird Pin 7 in „RS0" (Rate Select 0, steuert die Empfängerdatenrate) umbenannt und Pin 9 als „RS1" (Rate Select 1, steuert die Senderdatenrate) umfunktioniert. Da Pin 9 in klassischen SFP-Modulen intern mit VeeR verbunden ist, muss ein SFP+-Host, der RS1 nutzt, Kurzschlussschutz vorsehen, um Schäden beim Einstecken eines Legacy-SFP-Moduls zu vermeiden. Nichts davon erfordert mehr als standardmäßiges Single-Ended-Routing mit einem Pull-up oder Pull-down gemäß den Anwendungshinweisen des Modulherstellers.

Grundlagen des SFP-Steckverbinder-Schaltplandesigns

Abbildung 4. Minimaler SFP-Schaltkreis mit Entkopplung an VccR/VccT, Pull-up/Pull-down-Widerständen an Steuerpins und AC-Kopplungskondensatoren an den Tx/Rx-Paaren.

Eine funktionierende SFP-Schnittstelle benötigt nur wenig unterstützende Schaltkreise über den Steckverbinder hinaus, aber das Weglassen eines Teils davon lädt zu Problemen ein. Beginnen Sie mit der Entkopplung: Platzieren Sie einen 0,1-µF-Keramikkondensator von VccR nach VeeR und einen weiteren von VccT nach VeeT, so nah an den Steckverbinder-Pins wie es das Layout erlaubt. Diese absorbieren die schnellen Stromtransienten, die der Transceiver beim Schalten zieht, und halten die Stromversorgungspins der SFP-Modul-Pinbelegung sauber.

Die Konfigurationspins benötigen Pull-Widerstände, dimensioniert nach der Empfehlung des Modulherstellers. TX_DISABLE hat einen internen 4,7K bis 10K-Ohm-Pull-up-Widerstand im Modul, der den Sender standardmäßig deaktiviert hält. Der Host fügt typischerweise einen externen Pull-down hinzu, um den Sender zu aktivieren; wenn der Host-GPIO während des Hochfahrens floatet, stellt der interne Pull-up sicher, dass TX_DISABLE hoch bleibt (Sender aus), bis er explizit auf Low getrieben wird. RS0 und RS1 ziehen üblicherweise auf einen festen Logikpegel, es sei denn, das Design schaltet Datenraten aktiv um. MOD_ABS benötigt einen Pull-up auf der Host-Seite (typischerweise 4,7K bis 10K Ohm nach VccT oder VccR), da das Modul es nach dem Einstecken auf Low zieht, um seine Anwesenheit anzuzeigen.

AC-Kopplungskondensatoren an den TD+/TD- und RD+/RD- Paaren sind optional. Viele SFP-Module enthalten bereits integrierte AC-Kopplung, aber das Hinzufügen von 100-nF-Serienkondensatoren auf der Host-Seite ist eine kostengünstige Absicherung gegen DC-Offset-Fehlanpassung. Wenn der genaue Kondensatorwert noch nicht festgelegt ist, hält das Bestücken eines 0-Ohm-Widerstands als Platzhalter die Option für spätere Signalintegritäts-Tuning ohne Board-Neuauflage offen.

PCB-Layout-Richtlinien für SFP-Steckverbinder

Abbildung 5. PCB-Layout-Detail mit Stromfilter-Induktivitäten und Entkopplungskondensatoren an den +3,3V-SFP-Versorgungsnetzen.

SFP-Layout ist ein Hochgeschwindigkeits-Designproblem im Gewand eines Niedriggeschwindigkeits-Steckverbinders. Die Differenzialpaare benötigen dieselbe Disziplin wie jede Multi-Gigabit-Schnittstelle: Steckverbinderplatzierung nahe der Platinenkante zur Minimierung der Leiterbahnlänge, Hochgeschwindigkeits- und Niedriggeschwindigkeitssignale möglichst auf getrennten Lagen, und Via-Übergänge als bewusste Designentscheidung statt als Nachgedanke behandelt. Das Rückstrommanagement unter dem SFP-Käfig richtig hinzubekommen ist ebenso wichtig wie die Leiterbahngeometrie selbst.

Impedanzkontrolle für Differenzialpaare

TD+/TD- und RD+/RD- benötigen jeweils 100 Ohm Differenzimpedanz, konsistent vom SFP-Steckverbinder-Pad bis zum Host-SerDes oder PHY. Beginnen Sie damit, Leiterbahnbreite und Paarabstand in einem 2D-Feldlöser gegen Ihren tatsächlichen Stackup festzulegen, mit realem Kupfergewicht und realer Dielektrizitätskonstante statt Faustregel-Werten.

Die Wahl des Lagenstapels beeinflusst, wie erreichbar dieses Ziel ist. Ein auf einer Außenlage geroutetes Paar sieht eine andere Referenzumgebung als eines auf einer Innenlage, und ein Lagenwechsel mitten auf der Strecke ändert die effektive Impedanz, sofern der Übergang nicht kompensiert wird. Halten Sie jedes Differenzialpaar auf einer einzigen Lage für seine gesamte Strecke, wann immer die Routing-Dichte es erlaubt.

Via-Übergänge sind der andere häufige Fehlerpunkt. Jedes Via fügt parasitäre Kapazität hinzu, die die Impedanz lokal nach unten zieht. Übergroße Antipads um den Via-Barrel reduzieren diese Kapazität und helfen, das 100-Ohm-Ziel durch den Übergang zu halten. Modellieren Sie das Via im selben Feldlöser, der für die Leiterbahnen verwendet wird, und gehen Sie nicht davon aus, dass eine Standard-Antipad-Größe aus der Stackup-Datei der Fab für eine 10G+-SFP+- oder SFP28-Verbindung korrekt ist.

Signal-Routing und Rückstrommanagement

Hochgeschwindigkeits-Rückstrom folgt dem Weg des geringsten Widerstands, was unter normalen Bedingungen die Ebene direkt unter der Signalleiterbahn ist, nicht die kürzeste physische Route zurück zur Quelle. Jede Lücke, jeder Schlitz oder jede Ebenenteilung unter einem TD- oder RD-Paar zwingt diesen Rückstrom zu einem Umweg, und der Umweg zeigt sich als Impedanzdiskontinuität, obwohl die Leiterbahn selbst in Ordnung aussieht.

Halten Sie die Referenzebene durchgehend und ununterbrochen unter jedem SFP-Differenzialpaar, vom Steckverbinder-Footprint bis zum SerDes. Wo ein Signal die Lage wechseln muss, platzieren Sie ein Masse-Via nahe am Signal-Via, typischerweise innerhalb von 20 bis 30 mil, damit der Rückstrom einen kurzen Pfad zwischen den beiden Referenzebenen hat, statt vom Via-Übergang abzustrahlen. Via-Stitching um die Masse-Pins des Steckverbinders verbindet die Ebenen und hält den gesamten Rückpfad niederohmig.

Für einen breiteren Blick auf das Routing von Hochgeschwindigkeits-Differenzialpaaren und das Management von Rückpfaden auf Mehrlagenplatinen behandelt unser Leitfaden zu Hochgeschwindigkeits-PCB-Routing-Techniken die zugrunde liegenden Prinzipien ausführlicher.

Power-Integrität für SFP-Module

Die meisten SFP- und SFP+-optischen Transceiver ziehen etwa 1 bis 1,5 W, wobei einige Long-Reach-ZR-Module näher an 2 W heranreichen. Das ist bescheiden im Vergleich zu neueren Formfaktoren – QSFP-DD-Module können 12 W oder mehr ziehen –, aber es reicht immer noch aus, dass schlampige Stromversorgung echte Probleme verursacht, insbesondere beim Laser-Bias-Strom im Modul.

Bulk-Entkopplung, einige Mikrofarad, behandelt langsamere Lasttransienten, während ein 0,1-µF-Kondensator, platziert innerhalb weniger Millimeter von VccT und VccR, schnelles Schaltrauschen behandelt. Einige Designs fügen einen kleinen Pi-Filter – eine Induktivität oder Ferritperle flankiert von zwei Kondensatoren – zwischen die Haupt-3,3V-Schiene und die SFP-Stromversorgungspins ein, um Transceiver-Rauschen weiter vom Rest der Platine zu isolieren. Pi-Filter helfen, aber eine übergroße Induktivität kann eine Resonanzspitze in der PDN erzeugen, die das Rauschen bei einer bestimmten Frequenz verschlimmert, also prüfen Sie die Impedanzantwort des Filters, statt anzunehmen, dass mehr Filterung immer besser ist.

Darüber hinaus folgt die SFP-Stromversorgung standardmäßigen Hochgeschwindigkeits-Digital-PDN-Prinzipien: solide Ebenen, kurze Schleifen und gestaffelt dimensionierte Entkopplung von Bulk bis Hochfrequenz. Die fünf Masse-Pins der SFP-Pinbelegung existieren speziell dafür, diesem Rückstrom mehrere kurze Pfade zurück zur Quelle zu geben. Für mehr zur Strukturierung von Strom- und Masseebenen für eine saubere PDN siehe Ultimative Anleitung zum Design von Leiterplatten-Masse- und Stromebenen.

Design-Überlegungen zum SFP-Käfig

Ein SFP-Käfig ist die Metallhülle, die den Steckverbinder auf der Host-Platine umgibt und die mechanischen Führungsschienen bereitstellt, in die ein Modul gleitet, sowie die Abschirmung, die EMI während des Hot-Swap-Betriebs eindämmt. Der Käfig wird über seine eigenen Masse-Laschen auf der Platine verlötet, die auf einer soliden Massefläche statt einer fragmentierten landen sollten.

Die Ausrichtung von Käfig und Steckverbinder ist wichtiger, als es scheinen mag. Selbst ein kleiner mechanischer Versatz zwischen der Käfigöffnung und den 20-poligen Steckverbinder-Pads kann zu intermittierendem Kontakt oder erhöhter Einsteckkraft am Modul führen. Befolgen Sie den empfohlenen PCB-Footprint des Käfigherstellers genau, statt die Kontur eines ähnlichen Teils anzupassen.

Der Metallkörper des Käfigs dient auch als Kühlkörperpfad für das Modul und leitet Wärme über seine Montagelaschen ab, was bei SFP+- und SFP28-Designs, die wärmer laufen als die ursprüngliche SFP-Spezifikation, wichtiger ist. Nicht jedes Design benötigt einen vollständigen Käfig für mechanische Stabilität – einige Kleinserien- oder Festinstallationsdesigns verwenden leichtere Führungsstrukturen –, aber ein ordnungsgemäßer Käfig bleibt die Standardwahl für jeden hot-swap-fähigen Port.

Häufige SFP-Layout-Fehler, die vermieden werden sollten

Eine Handvoll wiederkehrender Layout-Fehler verursacht die meisten SFP-Schnittstellenausfälle, und jeder davon ist während des Design-Reviews unkompliziert zu erkennen.

Die TD/RD-Paare über eine Ebenenteilung routen. Dies ist eine der häufigsten Ursachen für SFP-Steckverbinder-Signalintegritätsfehler, die den anfänglichen Einschalttest bestehen, aber versagen, sobald echter Datenverkehr fließt. Prüfen Sie die Route jedes Differenzialpaars gegen die Referenzebenenlage auf Lücken, Montagelöcher oder Ebenenteilungsgrenzen.

Entkopplung an VccR oder VccT weglassen. Ein Modul, das initialisiert, aber unter Datenverkehrslast intermittierende Fehler wirft, führt oft auf fehlende oder unterdimensionierte Entkopplung direkt an den Stromversorgungspins des Steckverbinders zurück.

TX_DISABLE ohne ordnungsgemäßen Pull-down lassen. Das Modul hat einen internen 4,7K bis 10K-Ohm-Pull-up an TX_DISABLE, der den Sender deaktiviert hält, bis der Host den Pin aktiv auf Low treibt. Wenn der Host-GPIO während des Hochfahrens floatet, ohne einen externen Pull-down zur Verstärkung des beabsichtigten Zustands, bleibt der Sender aus oder geht in einen unvorhersehbaren Zustand über, bis die Host-Firmware ihn explizit aktiviert.

Fehlanpassung der Länge innerhalb eines Paares bei TD+/TD- oder RD+/RD-. Selbst ein kleiner Skew zwischen den beiden Leiterbahnen eines Differenzialpaars verschlechtert das Auge bei höheren Datenraten. Halten Sie das Längen-Matching innerhalb des Paares eng und konsistent durch jedes Via und jeden Steckverbinder-Footprint, nicht nur auf den geraden Abschnitten.

FAQs zur SFP-Pinbelegung

1. Was ist der Unterschied zwischen SFP- und SFP+-Pinbelegung?

SFP und SFP+ teilen denselben 20-poligen mechanischen Footprint, aber es gibt zwei wesentliche Unterschiede. Erstens wird Pin 7 in der ursprünglichen SFP-MSA (INF-8074i) als „Rate Select" und in der SFP+-MSA (SFF-8431) als „RS0" bezeichnet. Zweitens ist Pin 9 bei SFP VeeR (Empfänger-Masse), aber bei SFP+ als RS1 (Sender-Rate-Select) umfunktioniert. Die Pinzuweisung der Differenzialpaare (TD+/TD- und RD+/RD-) bleibt gleich. SFP+ treibt dieselben TD/RD-Paare auf 10 Gbps, was die Impedanz- und Längen-Matching-Toleranzen erheblich verschärft, obwohl die SFP-Pinbelegungstabelle selbst nahezu identisch aussieht.

2. Benötige ich AC-Kopplungskondensatoren an SFP-Differenzialpaaren?

Oft nicht, da viele SFP-Module bereits integrierte AC-Kopplung enthalten. Das Hinzufügen hostseitiger Serienkondensatoren an TD/RD ist dennoch gängige Praxis als kostengünstige Absicherung gegen DC-Offset-Fehlanpassung zwischen Host und Modul.

3. Mit welcher Impedanz sollten SFP-Differenzialpaare geroutet werden?

100 Ohm Differenzimpedanz, konsistent durch das Steckverbinder-Pad, die Leiterbahn und alle Via-Übergänge zwischen dem SFP-Steckverbinder und dem Host-SerDes.

4. Wie wähle ich zwischen SFP und QSFP für mein Design?

SFP und QSFP basieren beide auf ähnlichen Layout-Prinzipien, aber SFP zielt auf eine Single-Lane-Verbindung bis etwa 25 Gbps mit SFP28, während QSFP vier Lanes für 40 Gbps und mehr packt. Wählen Sie basierend auf erforderlicher Portdichte und Gesamtbandbreite, nicht allein auf Layout-Komplexität.

Fazit zur SFP-Pinbelegung

Die SFP-Pinbelegung zu verstehen ist die Grundlage für jedes PCB-Layout mit optischen oder Kupfer-Transceivern. Sobald die 20 Pins in ihre funktionalen Gruppen sortiert sind – Stromversorgung und Masse, die TD/RD-Differenzialpaare, der I2C-Bus und die Status-/Steuerleitungen –, wird die Layout-Arbeit zu einer Frage der Anwendung der richtigen Regeln auf jede Gruppe, statt den gesamten Steckverbinder als eine undifferenzierte Schnittstelle zu behandeln.

Die wichtigsten Punkte: Halten Sie 100 Ohm Differenzimpedanz auf den Hochgeschwindigkeitspaaren, halten Sie die Referenzebene darunter durchgehend, entkoppeln Sie VccR und VccT nahe den Pins und geben Sie dem SFP-Käfig eine saubere Masseverbindung. Wenn diese Punkte stimmen, treten die meisten SFP-Schnittstellenprobleme von vornherein gar nicht erst auf.

Wenn ein Design in SFP28 oder höhere Datenraten vorstößt oder der Stackup und Routing-Plan für den Steckverbinder vor der Fertigung einer zweiten Prüfung bedürfen, können JLCPCBs PCB-Layout-Dienstleistungen das Routing und die Impedanz überprüfen, solange Änderungen noch einfach umzusetzen sind.