Comment le contrôle des règles de conception évite les erreurs coûteuses de production des PCB

Avez-vous déjà envoyé des fichiers Gerber à votre fabricant et reçu un e-mail vous demandant de corriger des problèmes de dégagement ou d'anneau annulaire avant le lancement de la production? Si cela vous est arrivé, vous savez à quel point la situation peut être frustrante: jours perdus, numéros de révision qui augmentent et dates d'expédition qui s'éloignent. Détecter tous ces problèmes constitue en réalité le principal avantage d'une bonne conception: un contrôle des règles de conception (DRC) complet dans votre outil de routage de PCB vous permet de les identifier avant même que les fichiers ne quittent votre bureau.  

Cela devient encore plus important sur les cartes étroites. Prenons une petite carte de développement CH32V003 de 34,9 mm x 17,9 mm, comportant 35 réseaux, 41 vias traversants et 29 composants. Sur une carte aussi compacte, tout doit être rapproché et chaque mil de dégagement compte. Ajoutez une seule violation supplémentaire dans la section d'entrée USB ou entre les réseaux du quartz PA1/PA2 et le coeur du MCU, et ce qui aurait dû être un prototype rapide peut vite devenir une nouvelle révision coûteuse.  

Je vais vous montrer aujourd'hui comment fonctionne réellement le DRC, quelles règles vous devez maîtriser, à quel moment effectuer les contrôles dans votre flux de conception et comment des fichiers DRC propres peuvent rendre la fabrication moins chère et plus rapide. Ce guide améliorera votre processus, que vous réalisiez votre première carte double couche ou que vous finalisiez une conception destinée à la production.

Pourquoi le contrôle des règles de conception est essentiel pour chaque projet de PCB

Comprendre le rôle du DRC dans les flux de conception modernes

Le contrôle des règles de conception est la barrière de sécurité automatisée entre votre travail de routage et la réalité physique de la fabrication des PCB. Chaque fabricant applique un ensemble de contraintes de fabrication: largeur minimale des pistes, espacement minimal entre les motifs de cuivre, plus petit diamètre de perçage fiable et dimensions requises de l'anneau annulaire. Le DRC transforme ces contraintes en règles applicables dans votre outil EDA.

Considérez le DRC comme un traducteur. Il convertit la fiche de capacités du fabricant en un ensemble de règles numériques que votre éditeur de routage peut comparer à chaque piste, pastille, via et dégagement de votre carte. Si vous routez une piste trop près d'un via dans la zone dense du coeur MCU de votre carte CH32V003, le DRC la signale immédiatement au lieu de la laisser passer jusqu'à la production.

Voici un point essentiel que de nombreux concepteurs oublient: le DRC ne doit pas être exécuté uniquement à la fin. Vous devez le lancer après le placement général, pendant le routage de chaque bloc fonctionnel et une nouvelle fois avant la publication des fichiers Gerber. Chaque passage détecte des catégories d'erreurs différentes, au moment où elles sont les moins coûteuses à corriger.

Le coût élevé d'un DRC ignoré en production

Les violations qui échappent à la revue de conception deviennent des défauts physiques lors de la fabrication ou de l'assemblage. Une violation de dégagement entre la paire différentielle USB D+/- et une zone de masse adjacente peut sembler insignifiante à l'écran. Chez le fabricant, elle peut toutefois provoquer des courts-circuits entre les cuivres après gravure et transformer les panneaux finis en rebuts.

Sur les cartes compactes comme la conception de référence CH32V003, ces problèmes apparaissent rapidement. Avec 29 composants répartis sur environ 630 mm², la marge d'erreur concernant les fragments de masque de soudure et les dégagements de cuivre est extrêmement faible. Une ouverture de masque qui passe tout juste sur une grande carte devient ici un défaut garanti.

Ignorer le DRC retarde également l'approbation du premier article. De nombreux concepteurs pensent que leur routage est propre parce qu'il s'est terminé sans erreur évidente. Pourtant, les fabricants effectuent leurs propres contrôles DFM sur vos fichiers Gerber et, s'ils détectent des problèmes, votre commande est mise en attente. Cette attente peut ajouter 3 à 5 jours à une production qui devait être expédiée sous 48 heures.

Principales règles DRC que tout concepteur doit maîtriser

Exigences de dégagement, d'espacement et d'anneau annulaire

Les règles de dégagement font partie des règles de base à respecter lors de la configuration d'un DRC. Vous devez définir l'espacement minimal entre tous les éléments en cuivre: piste à piste, piste à pastille, pastille à via et même cuivre à bord de la carte. Pour une carte double couche classique fabriquée par la plupart des fabricants, un dégagement de 0,2 mm (environ 8 mil) suffit généralement. Lorsque vous approchez des limites du procédé, de nombreux fabricants peuvent atteindre 0,1 mm (4 mil), mais vous devez surveiller attentivement la gravure et l'imagerie.

Un anneau annulaire est l'anneau de cuivre qui reste autour d'un trou percé dans la carte lors de sa fabrication. Si le foret dévie légèrement, l'anneau peut devenir trop petit et la pastille perdre sa fixation. La classe 2 de la norme IPC-6012 stipule que les couches internes et externes doivent présenter un diamètre minimal d'anneau annulaire de 0,05 mm (2 mil). Toutefois, une valeur de 0,15 mm (6 mil) sur les couches externes constitue une pratique plus sûre et offre de meilleures garanties de production fiable.

N'oubliez pas le dégagement entre le cuivre et le bord de la carte. Selon l'IPC-2221, le cuivre ne doit pas être placé à moins de 0,25 mm du bord afin d'éviter son décollement pendant le routage. Sur la carte CH32V003, ce point doit être vérifié en particulier autour du connecteur USB, où les pistes passent près du périmètre de la carte.

Recommandations concernant la largeur des pistes, les règles de vias et l'équilibrage du cuivre

La largeur des pistes dépend principalement de deux facteurs: la capacité à transporter le courant et la facilité de fabrication. Une largeur de 0,15 mm (6 mil) suffit pour les pistes de signal de la carte CH32V003 qui ne transportent que quelques milliampères. Le rail d'alimentation 3V3 qui alimente le MCU et le convertisseur USB-TTL doit toutefois utiliser des pistes plus larges. Pour un courant allant jusqu'à 500 mA sur une couche externe en cuivre de 1 oz avec une élévation de température modérée, une largeur de 0,3 à 0,5 mm convient parfaitement.

Les règles de vias définissent le diamètre de perçage et le rapport entre le trou fini et la pastille. Un via traversant standard avec un perçage de 0,3 mm et une pastille de 0,6 mm offre un anneau annulaire suffisant et une métallisation fiable. Votre carte CH32V003 utilise 41 vias traversants. Un dimensionnement cohérent des vias aide donc le fabricant à optimiser son programme de perçage et améliore l'uniformité de la métallisation sur tout le panneau.

L'équilibrage du cuivre est une règle souvent négligée dans le DRC, mais qui a un impact réel sur la fabrication. Lorsqu'une face d'une carte double couche comporte beaucoup plus de cuivre que l'autre, la carte a tendance à se déformer pendant la lamination et la refusion. Sur votre carte CH32V003 compacte, si vous utilisez une zone de masse sur la couche inférieure, assurez-vous que la couche supérieure présente également une couverture de cuivre raisonnable. Cela réduit les déformations et améliore l'uniformité de la gravure.

Effectuer efficacement les contrôles DRC dans votre flux de travail

Définir des règles personnalisées et lancer le DRC aux étapes clés

Lancer le DRC au bon moment est aussi important que définir les bonnes règles. Voici un flux de travail en trois étapes qui convient bien aux cartes comme la conception de référence CH32V003:

1. DRC après le placement général: lancez-le immédiatement après avoir placé les composants, défini le contour de la carte et configuré l'empilage et les règles de conception. À ce stade, vérifiez les chevauchements des courtyards, les dégagements entre composants et bord de carte ainsi que les définitions des règles de classes de réseaux. Sur la carte CH32V003, ce contrôle détecte notamment un connecteur USB qui dépasse du bord ou des courtyards de composants qui se chevauchent dans la zone dense du coeur MCU.
2. DRC au niveau des blocs: lancez-le après avoir terminé le routage de chaque bloc fonctionnel. Routez d'abord la section d'alimentation, composée du régulateur 3V3 et du découplage d'entrée, lancez le DRC, puis routez le réseau d'horloge avec les réseaux du quartz PA1/PA2 et relancez le DRC. Traitez ensuite les paires USB D+/-, l'interface de débogage SWIO ainsi que le connecteur GPIO/de programmation. Chaque contrôle garantit que le bloc actuel est propre avant l'ajout de la complexité du bloc suivant.
3. DRC final de toute la carte: lancez un DRC complet avec toutes les règles actives avant de générer les fichiers Gerber, la nomenclature et la liste de placement des composants (CPL). Il s'agit de votre dernière occasion de détecter les interactions entre blocs: par exemple, une piste d'alimentation routée à l'étape 2 qui viole désormais le dégagement par rapport à une piste de signal ajoutée lors du routage de l'horloge à cette même étape.

Définir des règles personnalisées pour chaque étape évite les faux positifs. Pendant l'étape 1, vous pouvez désactiver les contrôles spécifiques au routage, tels que la largeur des pistes et les règles de vias, puisqu'aucune piste n'existe encore. À l'étape 3, toutes les règles doivent être actives, sans exception.

Interpréter les rapports et prioriser les corrections critiques

Un rapport DRC sur une carte de complexité moyenne peut contenir des dizaines de violations. Elles n'ont pas toutes la même importance. Les prioriser correctement permet de gagner du temps et de corriger d'abord les problèmes qui empêchent réellement la fabrication.

Priorisez les violations dans l'ordre suivant:

1.Blocages de fabrication critiques: ils comprennent les courts-circuits entre cuivres, les violations de dégagement inférieures aux capacités minimales du fabricant, les violations d'anneau annulaire et les réseaux non connectés. Sur votre carte CH32V003 qui comporte 35 réseaux et 0 réseau non routé, l'apparition d'un réseau non connecté dans le rapport DRC indique qu'une modification a créé un problème et qu'il faut intervenir immédiatement.

2.Risques de fiabilité: sérigraphie recouvrant des pastilles exposées, fragments de masque de soudure entre des pastilles rapprochées et reliefs thermiques fragiles sur les connexions au plan de masse. Ces problèmes n'empêchent pas nécessairement la fabrication, mais ils provoquent des défauts d'assemblage et réduisent la fiabilité à long terme.

3.Avertissements esthétiques et indicatifs: espacement piste à piste légèrement supérieur à la valeur préférée, recommandations de placement des textes et avertissements concernant l'équilibrage du cuivre. Corrigez-les lorsque le temps le permet, mais ne retardez pas une mise en production pour ces seuls points.

Tenez un journal des dérogations pour les violations que vous acceptez volontairement. Si vous placez délibérément un via plus près d'une pastille que la valeur minimale par défaut dans le circuit de réinitialisation NRST parce que la topologie du routage l'exige, documentez l'exception avec le dégagement réellement mesuré et votre justification technique. Ce journal devient précieux lorsqu'un autre ingénieur examine la conception ou lorsque vous reprenez la carte plusieurs mois plus tard.

Comment une fabrication professionnelle bénéficie d'un DRC rigoureux

Réduire les révisions et les retards de production

Lorsque vos fichiers Gerber arrivent chez le fabricant sans aucune violation DRC, l'équipe d'ingénierie CAM peut les approuver plus rapidement. Il n'y a aucune question à poser, aucun e-mail de «mise en attente technique» et aucun échange pour déterminer si un dégagement étroit était intentionnel ou accidentel. Pour les services de prototypage rapide qui promettent une production en 1 à 2 jours, un ensemble de fichiers propre fait la différence entre le respect du délai et son dépassement. Les conceptions sans violation DRC réduisent également le nombre de révisions. Chaque nouvelle version coûte de l'argent, non seulement en frais de fabrication, mais aussi en temps d'ingénierie, en retards d'approvisionnement des composants et en risques sur le calendrier.

Sur une carte compacte comme la conception CH32V003, où le routage est dense sans être exceptionnellement complexe, il n'y a aucune raison d'accepter des révisions évitables dues à des violations DRC manquées. Les fabricants de PCB modernes comme JLCPCB traitent chaque jour des milliers de conceptions. Les cartes qui passent le contrôle DFM sans avertissement entrent directement dans la file de production. Les cartes présentant des problèmes sont envoyées en revue manuelle, ce qui prend du temps. Une discipline DRC rigoureuse de votre côté se traduit directement par un délai de fabrication plus court.

Améliorer le rendement et réduire les coûts globaux

Des fichiers de perçage propres, des géométries de cuivre bien définies et des ouvertures de masque correctement dimensionnées améliorent directement le rendement de fabrication. Lorsque chaque via dispose d'un anneau annulaire suffisant, la tolérance d'alignement entre le perçage et la pastille est plus facile à respecter. Lorsque chaque piste respecte la largeur minimale, le procédé de gravure produit des résultats cohérents sur tout le panneau. Côté assemblage, des ouvertures de masque correctes et des géométries de pastilles précises réduisent les ponts de soudure, l'effet pierre tombale et les défauts de soudure insuffisante.

Pour la carte CH32V003, qui combine des pastilles de circuits intégrés à pas fin et des connecteurs traversants, ces détails géométriques sont essentiels au rendement d'assemblage dès le premier passage. L'effet sur les coûts augmente avec le volume. Une amélioration de rendement de seulement 2% sur une production de 1 000 cartes permet d'économiser l'équivalent de 20 cartes en matériaux, temps d'assemblage et main-d'oeuvre de retouche. Sur plusieurs séries, les économies cumulées permises par des conceptions conformes au DRC sont considérables. Moins de retouches signifie un coût effectif par carte plus faible et un risque de retard réduit pour chaque commande.

Expertise avancée de JLCPCB en DRC et DFM

Validation DRC intégrée pour un retour rapide et fiable

Le DRC est une fonction intégrée à votre outil de CAO qui compare votre conception aux règles que vous avez définies. Mais qu'en est-il des règles que vous n'avez pas prises en compte? C'est là qu'intervient une seconde couche de validation DFM externe. JLCDFM peut être téléchargé gratuitement et est proposé par JLCPCB. Cette analyse est effectuée sur vos fichiers Gerber et les compare aux capacités réelles des lignes de production.

JLCDFM identifie des problèmes qui dépassent le périmètre d'un DRC classique: pièges acides dans les jonctions de pistes à angle aigu, fragments de cuivre trop étroits pour être gravés de manière fiable, perçages trop proches du bord de la carte et barrages de masque de soudure trop fins pour résister au procédé. Un DRC générique de CAO ne détecte généralement pas ces défauts, car ils dépendent directement du procédé de fabrication utilisé.

Lancer JLCDFM après le DRC de votre CAO fournit un second avis fondé sur les données réelles de production. Sur la carte CH32V003, cela est particulièrement utile pour vérifier les espaces étroits entre les pastilles du connecteur USB et l'empreinte fine du MCU. Imaginez cette étape comme l'association d'un correcteur orthographique et d'un éditeur: chacun corrige les erreurs, mais pas les mêmes types d'erreurs.

Transition fluide de la conception à une fabrication de haute qualité

La meilleure approche de la conception de PCB consiste à la rendre simple: verrouillez votre routage, lancez le DRC de la CAO jusqu'à obtenir un résultat propre, générez les fichiers Gerber et de perçage, lancez JLCDFM, corrigez les problèmes détectés, puis envoyez les fichiers en fabrication. Cette validation en deux étapes détecte presque tous les problèmes de fabricabilité avant même que la carte n'atteigne la file d'attente de l'usine. Sur la carte CH32V003, il est très facile de répéter ce processus. Chaque fois que vous modifiez le schéma, le routage ou les composants, recommencez simplement les étapes.  

JLCPCB constitue un choix adapté grâce à un prototypage rapide à partir de 2 $ pour les cartes standard et à des outils DFM internes qui simplifient l'ensemble du processus de validation et de fabrication. JLCPCB propose également l'assemblage SMT et peut produire les cartes en seulement 1 à 2 jours. Le délai entre un fichier de conception propre et une carte réelle prête à être testée est ainsi réduit au minimum.

Foire aux questions (FAQ)