Conception de base du vernis épargne (Solder Mask)

Les circuits imprimés double face (PCBs – Printed Circuit Boards) courants sont composés de trois couches situées au-dessus du substrat : la couche de cuivre, la couche de vernis épargne (solder mask) et la couche de sérigraphie. Ces couches sont interconnectées par des trous métallisés (PTH – Plated Through Holes) présents dans la couche de perçage, afin d’assurer la continuité électrique entre les couches supérieure et inférieure.

Rôle du vernis épargne

1. Empêche l’humidité ainsi que l’intrusion de produits chimiques et d’électrolytes, qui peuvent provoquer l’oxydation et la corrosion des pistes en cuivre, nuisant ainsi aux performances électriques du circuit.

2. Protège contre les rayures mécaniques externes, ce qui maintient l’isolation entre les pistes en cuivre et évite les courts-circuits.

3. Empêche les ponts de brasure accidentels lors du soudage des composants, évitant ainsi les courts-circuits.

4. Réduit la consommation de finition des pastilles (ENIG, HASL, etc.) dans les zones non destinées à être soudées.

5. Améliore l’esthétique du circuit imprimé grâce à différents coloris disponibles.

Conception du vernis épargne

Le terme Solder Mask (vernis épargne) ne signifie pas empêcher totalement la soudabilité. Certains ingénieurs débutants pensent que les éléments dessinés sur la couche solder mask représentent les zones non soudables. C’est incorrect. Le vernis épargne représente les zones où l’encre de protection est appliquée. Étant un motif négatif, les zones dessinées sur la couche solder mask ne seront pas recouvertes d’encre. Pour mieux comprendre cela, prenons une analogie avec un paysage enneigé :

Imaginez un pavillon (A) représentant la couche de vernis épargne. Après une forte chute de neige, le sol sous le pavillon (B) ne sera pas recouvert de neige (donc pas d’encre), tandis que les zones non protégées par le pavillon (C) seront entièrement couvertes (recouvertes d’encre de solder mask). En reprenant cette analogie, revenons à la conception du vernis épargne (solder mask) dans un PCB :

1. Les motifs sur la couche cuivre représentent les pistes conductrices.

2. Les motifs sur la couche solder mask indiquent les zones où l’encre sera retirée.

3. Les zones où les couches cuivre et solder mask se chevauchent donnent lieu à du cuivre exposé (prêt à être étamé ou métallisé).

Fabrication du vernis épargne

Dans le processus réel de production, après le perçage et le placage cuivre, les zones de cuivre indésirables sont retirées afin de laisser uniquement les pistes nécessaires. La fabrication du vernis épargne commence alors :

1. Les pistes de cuivre gravées subissent des opérations de brossage et de nettoyage acide pour éliminer les oxydes et impuretés, et pour rendre la surface plus rugueuse afin d’améliorer l’adhérence de l’encre.

2. Toute la carte est recouverte d’encre de solder mask, puis pré-séchée. Un film de vernis épargne est ensuite appliqué sur le PCB. L’exposition UV durcit l’encre dans les zones correspondant aux motifs de solder mask, protégeant ainsi les zones prévues.

3. Le développement et le nettoyage retirent l’encre non durcie, révélant les surfaces de cuivre exposé. Des traitements tels que l’étamage ou la métallisation or peuvent être appliqués ultérieurement.

Les fenêtres du solder mask doivent être légèrement plus grandes que les pastilles correspondantes afin de compenser les éventuelles erreurs d’alignement (généralement +0,1 à +0,2 mm au total, soit +0,05 à +0,1 mm par côté).

Cela peut modifier la forme de certaines pastilles :

1. Les pastilles isolées sans piste connectée : pas de modification.

2. Les pastilles reliées à des pistes : une petite portion de la piste peut devenir exposée.

3. Les pastilles situées sur un plan de masse/cuivre large : la forme réelle est définie par l’ouverture du solder mask, légèrement plus grande.

Note importante : Pour des exigences particulières impliquant « une taille et une forme de pastille strictement identiques à la conception », il est nécessaire de prévoir manuellement la taille du solder mask en tenant compte des capacités de fabrication. Lors de la commande, spécifiez : « Ne pas modifier la taille originale du solder mask ». Veuillez aussi vérifier attentivement les fichiers de production. Nos procédés respectent les normes IPC et maintiennent les dimensions des pastilles dans une tolérance de ±20 %.

Bonne nouvelle pour les circuits multicouches : Afin de répondre aux exigences croissantes des clients, nous avons intégré des équipements avancés pour la fabrication des circuits multicouches. Les fenêtres de vernis épargne pour ces cartes sont désormais 1:1 avec les pastilles.

Différences entre la couche Solder Paste et la couche Solder Mask

Couche Solder Paste : Servant à fabriquer les pochoirs (stencils), elle permet de déposer précisément la pâte à souder sur les pastilles lors de l’assemblage SMT.

Couche Solder Mask : Utilisée dans la fabrication du PCB : Les zones dessinées sur la couche solder mask ne recevront pas d’encre et les zones sans dessin seront entièrement couvertes de vernis épargne.

Point essentiel :

Pour que certaines pistes, zones de cuivre ou pastilles ne soient pas recouvertes par l’encre de vernis épargne et puissent ensuite recevoir de l’étain (ou de l’or), vous devez ajouter un motif sur la couche de solder mask. Seules les zones de cuivre qui chevauchent ce motif de solder mask seront exposées et recevront la finition de surface choisie (par exemple HASL, ENIG).

En revanche, les couches de pâte à braser (paste layers) sont strictement destinées à la fabrication des pochoirs utilisés pour l’application de la pâte à braser en SMT. Elles n’ont aucun rôle dans la fabrication du PCB lui-même. Les ingénieurs en revue de fichiers PCB ne traitent pas et ne fournissent pas de fichiers de pâte à braser.

Fabrication des ponts de vernis épargne (Soldermask Bridges)

Pour les composants IC à pas très fin, afin de réduire le risque que la brasure ne s’écoule sur les broches adjacentes et ne provoque des courts-circuits, il est possible de concevoir des ponts de vernis épargne (une fine barrière d’encre entre deux pastilles d’IC). Selon le procédé de production de JLCPCB, ces ponts peuvent être réalisés lorsque les conditions suivantes sont remplies :

Conclusion

Le vernis épargne (solder mask) est appliqué sous la forme d’un motif négatif, ce qui signifie que les zones comportant un motif sur la couche de solder mask ne sont pas recouvertes par l’encre protectrice. Cela permet d’exposer les pistes et pastilles en cuivre qui doivent être accessibles pour la soudure.

Lors de la fabrication du PCB, le vernis épargne est appliqué sur la carte puis durci par exposition aux UV. Il protège les pistes de cuivre contre l’humidité et les agents chimiques, et assure une isolation entre les pistes afin d’éviter les courts-circuits.

Il est important de concevoir les ouvertures du vernis épargne de manière appropriée : elles doivent être légèrement plus grandes que les pastilles correspondantes afin de compenser d’éventuels écarts d’alignement. Cela peut entraîner une légère modification de la forme de certaines pastilles.

En résumé, le vernis épargne est une couche de protection essentielle qui empêche la soudure d’adhérer aux zones non souhaitées du PCB. Il contribue à maintenir l’intégrité et la fiabilité du circuit en protégeant les pistes de cuivre et en évitant les courts-circuits.