PCB-Designregeln und -Richtlinien: Ein umfassender Leitfaden mit bewährten Verfahren

Ein großartiges Schaltbild ist nur eine Idee. Um es in ein echtes, funktionierendes Produkt zu verwandeln, müssen Sie eine robuste Reihe von Designregeln für Leiterplatten (PCB) befolgen. Das Ignorieren dieser Regeln führt zu kostspieligen Nacharbeiten, Signalintegritätsproblemen (SI) und Platinen, die physisch unmöglich herzustellen sind.

Dieser Leitfaden ist eine technische Ressource für den gesamten Designprozess. Wir behandeln die wesentlichen Regeln für Schaltpläne, Layout und Fertigung, die jeder Ingenieur und Hobbyist für ein erfolgreiches Design kennen muss.

Was sind PCB-Designregeln

PCB-Designregeln sind die „Gesetze der Physik“ für Ihre Platine. Sie sind eine Reihe von Einschränkungen, die alles definieren, von Leiterbahnbreiten bis zum Bauteilabstand.

Diese verbindlichen Regeln sind genau das, was Ihr Fertiger (z. B. JLCPCB) beim Herstellen und Bestücken Ihrer Platine einhält. Sie zu ignorieren, ist der Hauptgrund für Projektverzögerungen und Fertigungsstopps.

Die Regeln fallen in drei Hauptkategorien:

1. Schaltplanregeln: Sicherstellen, dass Ihr Design logisch und elektrisch korrekt ist, bevor das Layout erstellt wird.
2. Layoutregeln: Den Schaltplan in ein physisches Layout übersetzen, das korrekt funktioniert.
3. Fertigungsregeln (DFM/DFA): Sicherstellen, dass die von Ihnen entworfene Platine tatsächlich gebaut werden kann.

Schaltplan-Designregeln für eine fehlerfreie Übergabe

Ohne einen sauberen Schaltplan ist es unmöglich, ein hochwertiges Layout zu erstellen. Er ist im Wesentlichen Ihr Bauplan, und Fehler hier werden später verstärkt.

Wichtige Schaltplanpraktiken: Klarheit und Überprüfung

• Schaltungen nach Funktion gruppieren: Verwenden Sie hierarchische Blätter (z. B. Stromversorgung, MCU-Core, RF-Abschnitt). Dies erleichtert den Layoutprozess erheblich.
• Eindeutigen Signalpfad beibehalten: Ordnen Sie Symbole so an, dass ein klarer Signalfluss erkennbar ist, mit Eingängen links und Ausgängen rechts. Diese Organisation erleichtert das Verständnis der Schaltung.
• Standard-Symbole verwenden: Stellen Sie sicher, dass Ihre Bauteile aus einer vertrauenswürdigen und verifizierten PCB-Bibliothek stammen. Ein Symbol mit falschem Footprint ist ein häufiger und frustrierender Fehler.
• Netze klar beschriften: Verwenden Sie nicht nur VCC. Nutzen Sie beschreibende Namen wie +5V_DDR oder +3V3_RF. Dies ist entscheidend für die spätere Zuweisung spezifischer Layoutregeln.
• Elektrische Regelprüfung (ERC) durchführen: Führen Sie die ERC Ihres Schaltplans am besten vor dem Layout durch. Sie erkennt logische Fehler, wie unverbundene Pins oder kurzgeschlossene Ausgänge. Dies ist Ihr erster Schutzschritt.
• Annotieren und dokumentieren: Fügen Sie Hinweise hinzu, die spezifische Layoutanforderungen identifizieren, z. B. „Platziere C5 so nah wie möglich an U1 Pin 6“ oder „50-Ohm-Impedanz“ für Hochgeschwindigkeitsspuren.

Mehr erfahren: Creating High-Quality Schematic Diagram: A Professional and Simplified Workflow

PCB-Layout-Richtlinien: Von der Logik zur physischen Realität

Dies markiert den Übergang von einer logischen Netlist zu einem physischen Kupferkreis. Dieser Übergang wird durch Ihre EDA-Tools (Electronic Design Automation) gesteuert, insbesondere durch die integrierte Design Rule Check (DRC)-Funktion.    

Im Layout-Stadium steigt die Komplexität schnell, und wenn Sie Ihr Design auf Leistung und Kosten überprüfen oder optimieren müssen, bietet JLCPCB Layout Service Unterstützung – von einfachen 2-Lagen-Platinen bis zu komplexen High-Density-Designs.

Erste Einrichtung: Board-Stackup und Bauteilplatzierung

• Board-Umriss und Einschränkungen: Definieren Sie den mechanischen Umriss Ihrer Platine, fügen Sie Befestigungslöcher hinzu und fixieren Sie kritische Teile (z. B. Steckverbinder).
• Verständnis der PCB-Lagen (Stackup): Ihr Lagenstackup ist eine kritische Entscheidung.

2-Lagen-Platinen: Kostengünstige Option für einfache Designs.
4-Lagen- und Mehrlagen-Platinen: Standard für die meisten modernen Designs. Sie nutzen dedizierte innere Ebenen für Ground (GND) und Power (VCC), bieten stabile Referenzebenen für Signale, verbessern die Spannungsversorgung und vereinfachen das Routing.

Strategische Bauteilplatzierung

• Priorisieren Sie essentielle Bauteile wie Steckverbinder, Mikrocontroller und Stromquellen.
• Platzieren Sie ähnliche Bauteile zusammen, z. B. die gesamte Stromversorgungssektion.
• Trennen Sie analog, digital und Power physisch, um Störungen zu vermeiden.
• Entkopplungskondensatoren müssen direkt neben den VCC/GND-Pins jedes ICs platziert werden, um die Power-Integrität sicherzustellen. Dies ist eine extrem wichtige Regel.

Routing-Basics: Leiterbahnen, Vias und Ebenen

• Leiterbahnbreite und Abstand (Clearance):
• Breite: Abhängig vom Strom, den sie führen muss.
• Abstand: Track Width v/s Current Capacity: PCB Layout Tips for Power Routing.
• Kupferdicke (Gewicht): Für höhere Ströme können 2oz (70 µm) oder dickere Kupferlagen gewählt werden, wodurch für denselben Strom schmalere Leiterbahnen möglich sind und Platz gespart wird. Interne Leiterbahnen müssen bei gleichem Strom breiter sein als externe, da die Wärmeableitung weniger effizient ist.

Referenztabelle für die Leiterbahnbreite auf Basis der Strombelastbarkeit für interne und externe Schichten (Anstieg um ca. 10 °C).

• Routing-Praktiken: Leiterbahnen kurz und direkt halten, 45°-Winkel für Ecken verwenden, keine 90°-Winkel.
• Vias: Durchplattierte Löcher zur Verbindung der Ebenen. Minimieren Sie Vias auf Hochgeschwindigkeitssignalen, da jedes Via Induktivität hinzufügt.
• Power- und Ground-Ebenen: Auf 4+ Lagen-Platinen sollte Ihre Massefläche durchgehend sein. Leiten Sie keine Hochgeschwindigkeitsspur über eine „unterbrochene“ Massefläche – dies erzeugt große Rückstromschleifen, EMI und Signalintegritätsprobleme.

Mehr erfahren:

● The Ultimate Guide to PCB Layout Design

● Comprehensive Layer Stack-Up Design for High-Speed Controlled Impedance PCBs

Erweiterte Layout-Regeln für Hochleistungsdesign

Diese Regeln gelten für moderne Hochgeschwindigkeitsdesigns, bei denen Leiterbahnen als Übertragungsleitungen wirken.

Signalintegrität (SI) im PCB-Layout:

SI beschreibt den Empfang eines Signals genau so, wie es gesendet wurde. Hochgeschwindigkeitssignale erfahren jedoch oft Degradierung, Überschwingen, Ringing und Fehler.

Wichtige Regeln:

• Hochgeschwindigkeitssignale so kurz wie möglich halten.
• Auf einer ununterbrochenen Massefläche routen.
• Genügend Abstand zwischen parallelen Leiterbahnen einhalten (Faustregel: „3W-Regel“ – Abstand ≥ 3× Breite einer Leiterbahn).

Impedanzanpassung:

• Hochfrequenzsignale (USB, Ethernet, RF, DDR) haben eine charakteristische Impedanz.
• Maximale Leistungsübertragung und Vermeidung von Signalreflexionen erfordern passende Impedanz zu Quelle und Last (typisch 50 Ω für Single-Ended, 90–100 Ω für Differenzpaare).
• Kontrolliert durch Leiterbahnbreite, Dielektrikum und Abstand zur Referenzfläche (siehe Lagenstackup).

Differenzpaare:

• Zwei Leiterbahnen (z. B. D+ und D-) mit gleichen, entgegengesetzten Signalen.
• Hochgeschwindigkeitskommunikation, z. B. USB.
• Routing-Regeln: Parallel, gleich lang (length-matched), konstante Lücke, symmetrisch, Vias vermeiden oder symmetrisch setzen.

Learn more: https://jlcpcb.com/blog/emivsemc

Leistungsintegrität (PI):

• Stabiler, sauberer Strom für alle Komponenten.
• Solid Power Plane (4+ Lagen), Entkopplungskondensatoren nah an IC-Pins (1–10 µF Bulk, 0,1–0,01 µF für Hochfrequenz).

EMI:

• Massefläche als effektive Abschirmung.
• Hochfrequenzspuren kurz halten, Schleifen minimieren.
• Filterkomponenten wie Ferritperlen einsetzen.
• RF-Bereiche ggf. abschirmen.

Mehr Fahren: How to Tackle EMI_EMC and Signal Integrity Issues in HF PCB Design.

DFM und DFA: Regeln für die Fertigung

DFM (Design for Manufacturability):

• Mindestspur-/Abstand: z. B. 5 mil / 5 mil
• Bohrgröße & Annular Ring: Ausreichend Kupferring um Löcher
• Lötstoppmaskenfreiraum

DFA (Design for Assembly):

• Bauteilabstand für Bestückungsmaschinen
• Footprint-Genauigkeit prüfen
• Fiducial-Marken zur Ausrichtung
• Polarisierte Bauteile konsistent ausrichten

Fazit

Von einem logischen Schaltplan über ein Hochleistungs-Layout bis hin zu fertigungsgerechten Boards via DFM/DFA – die Beherrschung dieser PCB-Designregeln ist entscheidend, um Konzepte in zuverlässige Hardware zu verwandeln.

Komplexe Layouts, Hochgeschwindigkeitssignale und Impedanzkontrolle stellen große Herausforderungen dar. JLCPCB Layout Services können Ihr Projekt beschleunigen und optimierte, fertigungsgerechte Designs liefern.

JLCPCB Layout ab nur 20 $! Registrieren und 360 $ Neukunden-Coupon sichern. Preis pro Pin: ab 0,45 $.

FAQs zu PCB-Designregeln

Q1. Unterschied PCB-Designregeln vs. Standards?

Standards (IPC, ISO) sind branchweite Richtlinien. Designregeln sind messbare Einschränkungen, die in Ihre EDA-Software eingegeben werden, oft herstellerspezifisch.

Q2. Häufigste Anfängerfehler im PCB-Layout:

• Entkopplungskondensatoren vergessen/zu weit entfernt von ICs
• „Gebrochene“ Massefläche
• Falsche Footprints aus unbestätigter Bibliothek
• DFM-Verstöße (zu dünne oder zu nahe Leiterbahnen)

Q3. Designregeln in Software einrichten (EasyEDA, KiCad, Altium, Eagle)?

• EasyEDA: JLCPCB-Regeln integriert, leicht auswählbar
• KiCad/Altium/Eagle: Werte von JLCPCB Capabilities Seite ablesen, manuell in DRC eintragen

Q4. Warum keine 90°-Winkel-Leiterbahnen?

• Impedanzunterbrechung → Signalreflexion
• „Acid traps“ bei älteren Fertigungsprozessen → Überätzen

Q5. Unterschied Thru-Hole, Blind und Buried Via:

• Thru-Hole: Bohrung von oben nach unten
• Blind Via: Verbunden mit äußeren + inneren Lagen, nicht komplett durchgehend
• Buried Via: Nur interne Lagen, außen unsichtbar

Q6. Was ist Übersprechen (Crosstalk) & Vermeidung?

• Unerwünschte Energieübertragung zwischen parallelen Leitungen
• Vermeidung: Abstand vergrößern (3W-Regel), solide Massefläche als Abschirmung