Richtlinien für das Design mehrschichtiger Leiterplatten: Best Practices für Schichtaufbau und Layout

Wichtige Erkenntnisse

Der Schichtaufbau ist das Fundament: Die Schichtanordnung bestimmt Signalintegrität, Impedanzkontrolle und EMV-Leistung – planen Sie ihn, bevor Sie auch nur eine Leiterbahn verlegen.

Symmetrische, referenzreiche Designs verhindern Ausfälle: Ein ausgewogener Schichtaufbau mit Masseebenen neben jeder Signalebene vermeidet Verzug, gewährleistet eine durchgehende Rückstromführung und minimiert Übersprechen.

DFM-Regeln gewährleisten die Fertigbarkeit: Seitenverhältnis, Ringringe, Materialauswahl und symmetrische Kupferverteilung sind entscheidend für die zuverlässige Produktion von Platinen in Serie.

Moderne Elektronik erfordert eine hohe Funktionsdichte und extreme Datenraten. Diese Entwicklung hat die Leiterplatte von einem passiven Träger zu einem komplexen Systemelement transformiert.

In Hochleistungsumgebungen bestimmt die elektromagnetische Physik jeden Aspekt der Leistung. Der Übergang zu einem mehrschichtigen PCB-Design ist keine Option mehr, sondern eine Notwendigkeit für Systeme mit schnell schaltender Logik oder HF-Komponenten.

Der Erfolg hängt von der physischen Anordnung von Kupfer und Dielektrika ab, dem Schichtaufbau, der die Signalintegrität und Leistungsstabilität bestimmt.

Häufige Herausforderungen beim mehrschichtigen PCB-Design: Warum scheitert Komplexität?

Eine mehrschichtige PCB-Designarchitektur führt Fehlermodi ein, die einfachere Platinen vermeiden. Diese Fehler sind selten isoliert. Sie werden typischerweise durch mehrere, miteinander verbundene Designprobleme verursacht.

Probleme mit Signalintegrität und Übersprechen

Bei Gigahertz-Frequenzen verhalten sich Leiterbahnen wie Übertragungsleitungen. Übersprechen tritt auf, wenn eine elektromagnetische Kopplung zwischen benachbarten Leiterbahnen entsteht. Eine betroffene Leiterbahn nimmt Spannung oder Strom von einer benachbarten Störquelle auf.

Dies wird mit zunehmender Verdrahtungsdichte schwieriger zu handhaben. Selbst niederfrequente Takte können Probleme verursachen, wenn sie steile Flanken aufweisen. Fehlende Masseebenen zwischen Signalebenen können Breitseitenkopplung erzeugen, die schwer abzuschirmen ist und oft zu Timing-Fehlern führt.

Fehler bei der Impedanzkontrolle

Die Anpassung der Impedanz eliminiert Signalreflexionen oder Überschwinger und Datenverlust. Die Impedanz ist eine Funktion der Leiterbahnbreite, der Kupferdicke und des Abstands zur Referenzebene. Probleme treten oft auf, wenn die Abstimmung mit dem Hersteller fehlt.

Wenn Sie generische Formeln verwenden, ohne die herstellerspezifischen Materialien zu kennen, können Abweichungen 10 % überschreiten. Harzfluss während der Laminierung kann auch die Dielektrikumsdicke verschieben und die beabsichtigte 50-Ω-Impedanz verändern.

Platinenverzug durch asymmetrischen Schichtaufbau

Mechanische Stabilität ist ebenso wichtig wie elektrische Leistung. Verzug oder Biegung und Verdrehung tritt auf, wenn die Kräfte der thermischen Ausdehnung unausgewogen sind. Dies wird normalerweise durch einen asymmetrischen Schichtaufbau verursacht, bei dem das Kupfergewicht nicht um die Mittelachse gespiegelt ist.

Während des Reflow-Lötens bei 230-250 ℃ dehnen sich Materialien mit unterschiedlichen Raten aus. Eine schwere Leistungsebene auf einer Seite ohne entsprechende Ebene auf der anderen Seite führt dazu, dass sich die Platine biegt. Dies kann zu Head-in-Pillow-Problemen bei BGA-Gehäusen führen.

Was unterscheidet ein gutes Design von einem fehlgeschlagenen?

Gute Designs behandeln die Leiterplatte als Wellenleiter und nicht als Draht. Sie priorisieren die Ausbreitung gegenüber der einfachen Konnektivität.

Mehrschichtiges PCB-Schichtaufbau-Design und Schichtplanung

Der Schichtaufbau ist das Fundament Ihrer Platine. Sie müssen ihn planen, bevor Sie auch nur eine Leiterbahn verlegen, da er die elektrische Umgebung bestimmt.

Was ist ein PCB-Schichtaufbau?

Ein mehrschichtiger PCB-Schichtaufbau ist eine Abfolge von Kupferfolie, Prepreg und Kernschichten. Kerne sind starre Laminatplatten mit Kupfer auf beiden Seiten. Prepreg ist ein halbgehärtetes Bindemittel. Unter Hitze und Druck verschmelzen diese zu einer einzigen kohäsiven Einheit.

Schichtanzahl und Konfiguration

Komplexität und Bauteildichte bestimmen die Anzahl der Schichten. 4-lagige Leiterplatten eignen sich gut für einfache Designs. Aber für komplexe Designs mit vielen dichten BGAs (unter 0,65 mm) können 8, 16 oder 32 Schichten erforderlich sein, um ausreichend Verdrahtungs- und Ebenen zur Verfügung zu stellen.

Anordnung von Signal-, Leistungs- und Masseebenen

Eine ordnungsgemäße Schichtanordnung mindert Rauschen. Befolgen Sie diese Kernprinzipien:

Referenzebenen-Nähe: Platzieren Sie Hochgeschwindigkeitsebenen neben durchgehenden Masseebenen.

Gekoppelte Paare: Leistungs- und Masseebenen müssen nahe beieinander gehalten werden (3 mils), um die Zwischenebenen-Kapazität zu minimieren.

Orthogonale Verdrahtung: Wenn zwei benachbarte Ebenen für Signale verwendet werden, verdrahten Sie eine Ebene mit horizontalen Signalen und die andere mit vertikalen Signalen, um Übersprechen zu vermeiden.

Schichtaufbau für EMV und Signalintegrität

Eine effektive EMV-Kontrolle nutzt das Faradaysche Käfig-Prinzip. Eingebettete Hochgeschwindigkeitssignale zwischen Masseebenen enthalten elektromagnetische Energie. Für Multi-Gigahertz-Designs verwenden Sie interne Stripline-Ebenen anstelle von Oberflächen-Mikrostreifen-Ebenen für eine verbesserte Abschirmung.

Standard-Schichtaufbauten für 4-, 6- und 8-lagige Leiterplatten

Die Verwendung von Standardparametern gewährleistet hohe Präzision und geringere Kosten.

14-lagiger Standard-Schichtaufbau (1,6 mm)

Die 4-lagige Konfiguration ist die Basis für professionelles Elektronikdesign und kostengünstiges Prototyping. Dieser Schichtaufbau verwendet eine Signal-Masse-Leistung-Signal-Anordnung. Er stellt sicher, dass die primäre Signalebene eine dedizierte Masse-Referenz hat, um EMV zu reduzieren. Dies bietet ein stabiles Gleichgewicht aus geringen Herstellungskosten und zuverlässiger Stromverteilung für Standard-Eingebettete-Systeme.

Referenz: JLCPCB JLC04161H-7628 Standard-Schichtaufbau

26-lagiger Standard-Schichtaufbau (1,6 mm)

Die 6-lagige Konfiguration bietet eine deutliche Verbesserung der Verdrahtungsdichte und Signalisolierung. Dieser Schichtaufbau verwendet eine Signal-Masse-Signal-Signal-Leistung-Signal-Anordnung. Er führt interne Stripline-Ebenen ein, die von Natur aus gegen externes elektromagnetisches Rauschen abgeschirmt sind. Dies bietet eine überlegene Signalintegrität und ist die ideale Wahl für Designs mit schnelleren digitalen Schnittstellen.

Referenz: JLCPCB JLC06161H-3313 Standard-Schichtaufbau

38-lagiger Hochleistungs-Schichtaufbau (1,6 mm)

Die 8-lagige Konfiguration ist der Goldstandard für Hochgeschwindigkeitssysteme wie PCIe Gen 4 oder DDR4. Dieser Schichtaufbau verwendet eine SIG-MASSE-SIG-LEISTUNG-MASSE-SIG-LEISTUNG-SIG-Anordnung. Er stellt sicher, dass jede Signalebene neben einer Referenzebene liegt. Dies bietet eine überlegene Isolierung und ein niederohmiges Stromverteilungsnetzwerk (PDN).

Referenz: JLCPCB JLC08161H-3313 Standard-Schichtaufbau

Richtlinien für das mehrschichtige PCB-Design für Layout und Verdrahtung

Das Layout muss die vom Schichtaufbau definierte Strategie umsetzen.

Best Practices für die Bauteilplatzierung

Die Platzierung bestimmt die physischen Grenzen der Verdrahtung.

Funktionale Partitionierung: Blockieren Sie Funktionen (Leistung, MCU, HF), um digitale Störungen auf analogen Pins zu verhindern.

Entkopplungsposition: Platzieren Sie Entkopplungskondensatoren in der Nähe der IC-Stromversorgungspins. Halten Sie die Leiterbahnen so kurz wie möglich, um die Induktivität zu minimieren.

Thermische Verteilung: Verteilen Sie Hochleistungskomponenten, um Hotspots zu vermeiden. Nutzen Sie die internen Kupferebenen zur Wärmeableitung.

Verdrahtungsstrategie nach Schicht

Weisen Sie jeder Schicht eine Priorität zu. Verdrahten Sie kritische Takte und Differenzialpaare auf internen Ebenen für stabile Impedanz und EMV-Abschirmung. Halten Sie die Ebenen durchgehend; vermeiden Sie es, sie mit zu vielen Via-Freiräumen zu „löchern“.

Differenzialpaare und Längenabgleich

Hochgeschwindigkeitsdaten wie USB oder PCIe sind normalerweise differentiell.

Abstand konstant halten: Die Differenzimpedanz ist konstant, wenn der Abstand konstant ist.

Längenabgleich: Verwenden Sie Serpentinen-Verdrahtung, um sicherzustellen, dass die Signale den Empfänger gleichzeitig erreichen.

Via-Symmetrie: Wechseln Sie die Ebenen gleichzeitig mit identischen Via-Strukturen.

Reduzierung von Übersprechen und Rauschen

Befolgen Sie die 3W-Regel: Der Abstand von Mitte zu Mitte sollte das Dreifache der Leiterbahnbreite betragen. Verwenden Sie für Gigahertz-Takte 4W oder 5W. Verbinden Sie Masseflächen alle λ/10 mit internen Ebenen, um zu verhindern, dass sie als Antennen wirken.

Benötigen Sie Hilfe beim mehrschichtigen PCB-Layout?

Professionelles Design stellt sicher, dass Ihre Hochgeschwindigkeitssignale sauber bleiben.Jetzt starten

Überlegungen zum Hochgeschwindigkeits- und mehrschichtigen HF-PCB-Design

Im Hochgeschwindigkeitsbereich sind die Anstiegszeiten kürzer als die Zeit, die ein Signal benötigt, um die Leiterbahn zu durchlaufen. Das mehrschichtige HF-PCB-Design erfordert ein Verständnis der Übertragungsleitungstheorie.

Design mit kontrollierter Impedanz

Bei über 100 MHz ist eine gleichmäßige 50-Ω-Impedanz erforderlich. FR-4 kann bei Frequenzen über 5 GHz zu Signalverlusten führen. Erwägen Sie für diese Anwendungen Hochleistungslaminate wie Rogers oder Megtron.

Rückstrompfad und Referenzebenen

Der Rückstrom folgt dem Pfad der geringsten Induktivität, der sich direkt über oder unter der Signalleiterbahn befindet. Überqueren Sie niemals eine Ebenenteilung. Dies zwingt den Strom in einen langen Umweg und erzeugt eine Antenne, die EMV abstrahlt. Wenn Sie die Ebene wechseln müssen, platzieren Sie ein Stitching-Via oder einen Stitching-Kondensator in der Nähe, um den Rückstrompfad zu überbrücken.

Hochgeschwindigkeits-Signalverdrahtung

Hochgeschwindigkeitsverdrahtung erfordert präzise Geometrie. Unbenutzte Via-Stubs können Energie einfangen und Reflexionen verursachen. Verwenden Sie Blindvias oder Back-Drilling, um diese resonanten Stubs zu eliminieren. Scharfe Ecken stören ebenfalls die Impedanz. Ersetzen Sie 90-Grad-Kurven durch 45-Grad-Gehrungen oder glatte Kurven. Für HF-Leiterbahnen halten Sie einen Biegeradius von mindestens dem Dreifachen der Leiterbahnbreite ein.

HF- und Mixed-Signal-Layout

HF-Signale erfordern eine extreme Isolierung. Trennen Sie HF-Bereiche um mindestens 1-2 cm von digitalen Bereichen. Verwenden Sie geerdete koplanare Wellenleiter (GCPW) mit Via-Zäunen für die seitliche Abschirmung.

Via-Design und thermisches Management bei mehrschichtigen Leiterplatten

Vias sind nicht nur vertikale Drähte. Sie sind wichtige Bestandteile eines mehrschichtigen PCB-Designs und beeinflussen die Signalintegrität und Thermodynamik. Diese vertikalen Verbindungen zwischen elektrischer Konnektivität und Wärmeableitung müssen ausbalanciert werden.

Arten von Vias (Durchkontaktierungen, Blindvias, Buried Vias)

Die Wahl des Vias beeinflusst sowohl die Verdrahtungsdichte als auch die Herstellungskosten.

Durchkontaktierungen: Werden durch die gesamte Platine gebohrt. Sie sind kostengünstig, erzeugen jedoch Stubs auf internen Ebenen, die Signalreflexionen verursachen können.

Blindvias: Verbinden eine äußere Ebene mit einer oder mehreren inneren Ebenen. Sie erhalten wertvolle Verdrahtungsfläche auf der anderen Seite der Platine.

Buried Vias: Vollständig interne Strukturen, die innere Ebenen verbinden, ohne die Oberfläche zu berühren. Diese sind für komplexe, hochdichte Layouts unerlässlich, erhöhen jedoch die Fertigungskomplexität.

Mikrovias und HDI-Design

Die High-Density-Interconnect-Technologie (HDI) basiert auf Mikrovias, die sehr kleine Löcher sind und normalerweise per Laser gebohrt werden, um nur eine Dielektrikumsschicht zu durchqueren. Mikrovias sind die ideale Lösung für Multi-Gigabit-Schnittstellen wie PCIe Gen 5, da sie praktisch keine parasitäre Kapazität und keine Stubs aufweisen.

Thermisches Relief und Wärmeableitung

Kupferebenen dienen bei mehrschichtigen Leiterplatten als laterale Wärmespreizer. Um Wärme vertikal zu bewegen, verwenden Ingenieure thermische Vias. Dies sind Anordnungen von Durchkontaktierungen, die direkt unter wärmeerzeugenden Komponenten platziert werden, um thermische Energie zu den internen Masseebenen zu ziehen.

Während der Montage können jedoch massive Kupferverbindungen zu kalten Lötstellen führen. Thermisches Relief mit Speichen bietet ausreichend thermischen Widerstand für das Löten und gewährleistet gleichzeitig einen zuverlässigen Wärmeableitungspfad im Betrieb.

Optimierung der Via-Platzierung

Vias sollten sinnvoll platziert werden, damit sie die Rückstrompfade nicht unterbrechen. Vermeiden Sie es, Vias in kleinen Bereichen für Masseebenen zu eng zu gruppieren, da dies einen „Schweizer-Käse“-Effekt erzeugt, der die Impedanz der Masseebene erhöht und den Stromfluss beeinträchtigt. Für das thermische Management platzieren Sie Via-Arrays in einem Gittermuster (typischerweise 1,0-1,2 mm Raster) unter Leistungspads. Um ein Aufsaugen von Lot zu verhindern, sollten diese Vias mit nichtleitendem Epoxidharz gefüllt und mit Kupfer verschlossen werden.

Fertigungs- und DFM-Richtlinien für das mehrschichtige PCB-Design

Die Fertigbarkeit einer Platine ist entscheidend für ihre endgültige Qualität. Der Design-for-Manufacturability-Prozess (DFM) stellt sicher, dass Ihre Platine mit hoher Ausbeute, ohne kostspielige Änderungen und zuverlässig hergestellt werden kann.

Design for Manufacturability (DFM)

Effektives DFM ist eine Verbindung zwischen digitalen CAD-Daten und physischer Fertigung.

Seitenverhältnis: Stellen Sie sicher, dass das Verhältnis der Platinendicke zum Durchmesser eines Bohrers 10:1 nicht überschreitet. Ein zu hohes Seitenverhältnis erschwert es dem Hersteller, Kupfer gleichmäßig im Via-Schacht zu plattieren.

Ringringe: Stellen Sie einen Mindestring von 0,15 mm (6 mils) um Bohrungen sicher. Dies bietet einen Sicherheitsspielraum für mechanische Bohrregistrierungsverschiebungen während des Laminierungsprozesses.

Materialauswahl und Kostenkontrolle

Die Materialwahl wird durch thermische und frequenzbezogene Anforderungen bestimmt. Standard-FR-4 Tg 135 ℃-140 ℃ wird verwendet; für bleifreies Reflow-Löten ist jedoch häufig die Verwendung von High-Tg-FR-4 (170 ℃) erforderlich, um sicherzustellen, dass das Laminat nicht delaminiert. Vermeiden Sie eine unnötige Erhöhung der Anzahl der Laminierzyklen, da jeder Satz von Blind- oder Buried-Vias einen weiteren Presszyklus erfordert und somit die Stückkosten erhöht.

Überlegungen zu Montage und Test

Eine Platine, die nicht getestet werden kann, ist ein Risiko.

Fiducial-Marken: Drei globale Fiducials sind auf der Platinenoberfläche zu platzieren, um automatisierte Bestückungsmaschinen zu führen.

Testpunktzugang: Jedes kritische Netz muss einen Testpunkt haben. Vermeiden Sie sehr kleine und empfindliche Vias als Sonden oder Testpunkte; verwenden Sie spezielle Pads für Flying-Probe- oder Bed-of-Nails-Tests.

Häufige Designfehler, die Sie vermeiden sollten

Wiederkehrende Fehler werden häufig bei Diagnoseprüfungen gefunden, die die Produktion verlangsamen können:

Säurefallen: Verwenden Sie keine Leiterbahnverbindung mit einem spitzen Winkel, da sich dort Ätzchemikalien ansammeln und überätzte, spröde Leiterbahnen verursachen können.

Symmetrieprobleme: Halten Sie immer einen symmetrischen mehrschichtigen PCB-Schichtaufbau ein. Ein ungleichmäßiges Kupfergewicht führt zu einer Verformung der Platine im Reflow-Ofen.

Footprint-Umkehrung: Überprüfen Sie die Pinbelegungen der Bauteile in der Unteransicht. Das Spiegeln eines Footprints ist ein klassischer Fehler, der die erste Prototypencharge unbrauchbar macht.

Checkliste für das mehrschichtige PCB-Design

Überprüfen Sie vor dem Einreichen Ihres Designs Folgendes:

mit einem von Anfang an für die Fertigung optimierten Design.Jetzt starten

Fazit: Richtlinien für das mehrschichtige PCB-Design

Die Beherrschung der Richtlinien für das mehrschichtige PCB-Design erfordert, die Platine als präzise Übertragungsumgebung zu betrachten. Der Erfolg basiert auf einem symmetrischen, referenzreichen Schichtaufbau und auf der Kontinuität des Signalrückstrompfads. Indem Ingenieure die Physik an erste Stelle setzen, vermeiden sie Probleme mit der Signalintegrität und mechanische Probleme und gewährleisten zuverlässige Hochleistungs-PCB-Designs.

FAQ zu Richtlinien für das mehrschichtige PCB-Design

F: Wann benötige ich High-Tg?

Wenn Sie eine bleifreie Platinenmontage haben oder Ihre Platine in einer industriellen Umgebung mit hohen Temperaturen betrieben wird, wählen Sie ein High-Tg-Material mit 170 ℃, um Delamination oder Via-Risse zu vermeiden.

F: Ist es in Ordnung, ein Hochgeschwindigkeitssignal über einer Leistungsebene zu führen?

Ja, aber Leistungsebenen sind lauter als Masseebenen. Sie müssen sicherstellen, dass die Ebene durchgehend ist und an beiden Enden ordnungsgemäß gegen Masse entkoppelt ist, um einen Pfad für Rückströme bereitzustellen.

F: Warum wird von ungeraden Schichtanzahlen abgeraten?

Ungerade Schichtanzahlen (wie 5 oder 7) sind strukturell unausgewogen. Hersteller bauen sie typischerweise als die nächste gerade Zahl, um starken Verzug während der Laminierung zu verhindern.