Os capacitores de desacoplamento funcionam como pequenos “amortecedores” ou reservatórios locais nos pinos de alimentação de um CI. São usados para isolar o ruído CA de alta frequência da fonte de alimentação CC. Esses capacitores fornecem corrente instantânea durante transitoriedades. Quando ocorre uma comutação repentina, a mudança de tensão faz a corrente cair; para suprir essa perda, a corrente vem da fonte, que está afastada do CI. Mas, devido ao caminho resistivo entre o CI e a fonte, a resposta em frequência apresenta piores características. Por isso, usa-se um capacitor de desacoplamento o mais próximo possível do CI.

Em termos simples, eles oferecem um caminho de baixa impedância para o terra em relação a picos rápidos e ajudam a manter a tensão do chip estável durante demandas súbitas. Imagine-os como minúsculas baterias que entregam energia bem na porta do seu microcontrolador ou FPGA, em vez de precisar puxá-la de longe, no ponto de entrada da alimentação.

O que |Z| vs Frequência Revela:

O objetivo é obter um perfil de impedância baixa e suave ao longo das frequências. O gráfico de impedância versus frequência é o mapa do engenheiro. Os vales (onde |Z| é baixa) mostram onde o desacoplamento é eficaz; os picos indicam pontos problemáticos. Os vales devem-se aos polos capacitivos; quando a frequência aumenta, os zeros do circuito ativam-se devido às indutâncias parasitas.

Picos de Ressonância em Capacitores de Desacoplamento:

A frequência ressonante é dada por ω₀ = 1/√(L·C). Abaixo de f₀, o capacitor desvia eficazmente o ruído para o terra; além de f₀, sua indutância parasita (ESL) faz-o comportar-se como um indutor, e sua impedância volta a crescer. Na prática, todo capacitor real possui ESR (resistência série) e ESL. Sob a ótica da frequência, um capacitor de desacoplamento é idealmente curto em altas frequências e aberto em CC. Abaixo de sua frequência de ressonância, o capacitor “aparece” como capacitância pura, pois sua impedância é 1/(ωC); acima disso, torna-se indutiva (impedância crescendo com ω devido à indutância dos terminais).

Devido à ESL e ESR, o módulo da impedância |Z| versus frequência segue uma curva característica: cai aproximadamente 20 dB/década (região capacitiva) até um mínimo imposto pela ESR, depois sobe (região indutiva) em altas frequências. Resumindo, a impedância mínima é ditada pela ESR, e a ascensão em alta frequência é dominada pela ESL. Procura-se capacitores de baixa ESR para o menor patamar de impedância, mas ESR muito baixo pode gerar um pico de ressonância muito agudo (alto Q).

Guia Prático de Desacoplamento:

Normalmente, requer-se vários valores de capacitores em paralelo. Um capacitor grande (eletrolítico, tantal ou polímero, p. ex. 10–100 µF) fornece reserva de carga para transitoriedades de baixa frequência, enquanto capacitores cerâmicos pequenos (p. ex. 0,1 µF ou 0,01 µF) cuidam do ruído muito rápido.

Recomenda-se, por exemplo, um capacitor “bulk” (~10 µF) na entrada da placa e desacoplamento local (~0,1–1 µF) em cada CI. A resposta global passa a ter um caminho resistivo entre o desacoplamento local e o capacitor de entrada, aumentando a ESR global e gerando um perfil de impedância mais constante em frequência. Capacitância menor ou indutância menor eleva a auto-ressonância; assim, usar SMDs pequenos, multicamadas, e minimizar a indutância de trilhas/vias empurra f₀ para cima e alarga a faixa útil.

Diretrizes de Layout para Capacitores de Desacoplamento:

Todos os capacitores de desacoplamento devem ligar-se diretamente a um plano de terra de baixa impedância por trilhas ou vias muito curtas. Por quê? Um caminho de retorno de baixa impedância permite que a corrente suba e desca mais rápido, sem comportamento indutivo. Quanto mais próximos e mais largos os laços de cobre, menor a ESL. Por exemplo, colocar um capacitor de 0,1 µF bem entre o pino de alimentação e o pino de terra de um CI (com comprimento mínimo de conexão) é muito mais eficaz que uma trilha longa até um capacitor distante. Vias múltiplas são usadas para reduzir ainda mais a indutância; recomenda-se até mesmo casar a ESR do capacitor à impedância do CI.

Adicionar Capacitores em Paralelo para Melhor Desacoplamento:

Vários capacitores em paralelo não se somam simplesmente como resistores; suas ressonâncias interagem. Uma estratégia comum é combinar, por exemplo, quatro capacitores de 0,1 µF com um de 10 µF. A auto-ressonância do 10 µF pode situar-se em algumas centenas de kHz, enquanto cada 0,1 µF ressoa dezenas de MHz. A combinação paralela cria dois (ou mais) mínimos de impedância, estendendo o desacoplamento eficaz por uma larga faixa. Onde há picos mais baixos que a impedância mínima, não há problema; mas pode surgir um pico de alta impedância indesejado (até 150 Ω). Em outras palavras, as bandas de baixa-Z sobrepostas podem deixar uma lacuna. Quando a indutância de um capacitor ressoa com a capacitância de outro, e com ESR de miliôhm, os picos resultantes podem prejudicar a EMC ou até a estabilidade do circuito.

Como Reduzir Problemas com Múltiplos Capacitores:

Esses picos de impedância podem ser reduzidos aplicando amortecimento. Sem alguma resistência, os picos ressonantes podem ter Q muito alto. Na prática, a ESR de cada capacitor (e qualquer resistor em série) determina o fator-Q de cada ramo RLC. Uma ESR maior alarga a curva de impedância e abaixa o pico, ao custo de elevar o patamar inteiro. Assim, às vezes uma resistência em série com o capacitor amortece bem os picos causados na ressonância. Por exemplo, colocar 0,1–1 Ω em série com um capacitor grande eleva sua impedância mínima (de, digamos, 0,05 Ω para ~0,5 Ω) e espalha o “ombro” da ressonância. Em simulações, um capacitor de 10 µF com ESR muito baixo pode cair bruscamente para ~0,05 Ω em f₀, enquanto com 0,5 Ω adicionado ele não mais atinge esse mínimo (eliminando o “poço”).

Estratégias eficazes de desacoplamento:

Use uma pilha de capacitores (p. ex. 10–100 µF + 1–10 µF + 0,01–0,1 µF) para cobrir toda a faixa de frequência. Como regra prática, ruídos de baixa frequência são tratados por capacitores de 1–100 µF, e ruídos de alta frequência por capacitores de 0,01–0,1 µF. Um pino de alimentação de MCU típico pode ter um capacitor de 10 µF (ou 4,7 µF) em paralelo com quatro ou mais cerâmicos de 0,1 µF, resultando em baixa impedância de alguns kHz até centenas de MHz. Lembre-se: coloque o capacitor “bulk” na entrada de energia e os menores junto ao CI, como reservatórios locais. Procura-se que os “vales” de ressonância de cada capacitor se sobreponham, criando um poço largo de |Z| baixa no espectro de transientes do dispositivo.

Exemplo 1: O primeiro mostra a resposta em frequência de um capacitor de valor único; o segundo, a resposta amortecida, onde o amortecimento foi aplicado para suavizar os picos ressonantes.

Exemplo 2: Como mostrado abaixo, os três capacitores de valores diferentes (1 µF, 0,1 µF e 0,01 µF) geram 3 ressonâncias e 2 antirressonâncias. Para achatar a resposta, adiciona-se resistência em série, cobrindo um espectro de alta frequência.

Exemplo 3: Aqui temos capacitores de 10 µF e 0,1 µF; observe como uma resistência em série suaviza os picos.

Conclusão:

Em resumo, um bom desacoplamento significa cobrir a faixa de frequências do dispositivo com baixa impedância. Discutimos uma combinação de capacitores de vários tamanhos, posicionados com layout curto e compacto, produzindo múltiplos vales de ressonância sobrepostos no gráfico de impedância. Adicionar amortecimento resistivo ou ferrites, quando necessário, suaviza os picos — tema para outro dia. No geral, busca-se um perfil plano e baixa impedância da PDN. Analisando a resposta em frequência e aplicando as estratégias acima, pode-se garantir desacoplamento eficaz.