JLCPCBインピーダンス計算ツール ユーザーガイド
JLCPCBインピーダンス計算ツール ユーザーガイド
JLCPCBインピーダンス計算ツールは、基板厚さ、銅重量、層数、目標インピーダンス、導体間隔(エッジ結合ペア用)、導体-グランド間隔(コプラナ波導管)といったユーザー入力値から、配線幅値と推奨スタックアップを算出します。
ユーザーインターフェース
1. 層数:基板内の銅層の総数。
2. 完成厚さ:ソルダーマスクを含む完成PCBの厚さ。
3. 内部銅厚さ:内部層の銅重量。計算機は0.5オンスと1オンスのみ対応。2オンス内部銅の計算についてはカスタマーサポートまでお問い合わせください。
4. 外部銅厚さ:上面層および下面層の銅重量。JLCPCBでは2オンス外部銅基板の製造が可能ですが、計算機は1オンスのみ対応しています。理由は(1)2オンス配線の許容誤差拡大によるインピーダンス制御の困難さ、(2)大半の信号配線が微小電流しか流さないためです。
5. 単位:mm、mil、μm、inchから選択可能。
6. インピーダンス(Ω):希望するインピーダンス値。許容範囲はシングルエンド信号で20~90Ω、差動信号で50~150Ωです。
7. タイプ:マイクロストリップ(シングルエンド)、コプラナ(シングルエンド)、エッジ結合(差動)、デュアルコプラナ(差動)から選択。このオプションを変更する前に、正しいレイヤーが選択されていることを確認してください。
8. レイヤー:信号を配置するレイヤー。
9. 上面基準層:信号が内部層にある場合にのみ必要。
10. 下面基準層:信号の真下の層である必要はありません。例:L3上の信号の場合、このオプションはL4またはL5に設定可能。ただし、選択した基準層には信号に関連するグランドプレーンが存在する必要があります。
11. 導体間隔:差動トレースにおける2つの導体間の隙間。導体間隔を大きくすると、計算上のトレース幅が増加する。
12. 導体-グランド間隙:コプレーナ波導体構成において、信号導体と周囲のグランド間の隙間。
注記
・計算機が最初に推奨する積層構成は、通常、最も低コストで最短納期です。
・3313プリプレグは、従来提供されていた2313に代わるものです。両者の厚さと誘電率(εr)は同一です。
・同じ公称銅重量の場合、内部層は外部層よりわずかに薄くなります。これは脱酸処理などの製造工程で銅が微量に失われるためです。例えば、内部層の0.5オンス銅は、公称17.5μmではなく、4~8層基板では15.2μmの厚さになります。
・4~8層基板の結果は南亞プラスチックNP-155Fコア材を、10層以上基板はSYTECH S1000-2Mを想定して算出。正確なインピーダンスを得るには発注時に適切な材料を選択すること。
使用計算パラメータ
| External copper thickness (1 oz) | 1.6 mil |
| Internal copper thickness (0.5 oz) | 0.6 mil |
| Internal copper thickness (1 oz) | 1.2 mil |
| Base soldermask thickness | 1.2 mil |
| Copper-surface soldermask thickness | 0.6 mil |
| Soldermask thickness in between traces | 1.2 mil |
| Soldermask dielectric constant (εr) | 3.8 |
| Trace top width | Trace base width – 0.7 mil |
南亜プラスチック NP-155F(4~8層)
| Core Thickness | εr | Prepreg Type | Resin Content | Nominal Thickness | εr |
| 0.08 mm | 3.99 | 7628 | 49% | 8.6 mil | 4.4 |
| 0.10 mm | 4.36 | 3313 (2313) | 57% | 4.2 mil | 4.1 |
| 0.13 mm | 4.17 | 1080 | 67% | 3.3 mil | 3.91 |
| 0.15 mm | 4.36 | 2116 | 54% | 4.9 mil | 4.16 |
| 0.20 mm | 4.36 | ||||
| 0.25 mm | 4.23 | ||||
| 0.30 mm | 4.41 | ||||
| 0.35 mm | 4.36 | ||||
| 0.40 mm | 4.36 | ||||
| 0.45 mm | 4.36 | ||||
| 0.50 mm | 4.48 | ||||
| 0.55 mm | 4.41 | ||||
| 0.60 mm | 4.36 | ||||
| 0.65 mm | 4.36 | ||||
| 0.70 mm | 4.53 | ||||
| > 0.70 mm | 4.43 |
SYTECH(盛益)S1000-2M(10層以上)
| Core Thickness | εr | Prepreg Type | Resin Content | Nominal Thickness | εr |
| 0.075 mm | 4.14 | 106 | 72% | 1.97 mil | 3.92 |
| 0.10 mm | 4.11 | 1080 | 69% | 3.31 mil | 3.99 |
| 0.13 mm | 4.03 | 2313 | 58% | 4.09 mil | 4.31 |
| 0.15 mm | 4.35 | 2116 | 57% | 5.00 mil | 4.29 |
| 0.20 mm | 4.42 | ||||
| 0.25 mm | 4.29 | ||||
| 0.30 mm | 4.56 |
上記の数値は参考値です。一部の値はJLCPCBによる試験結果から算出されたものであり、将来的に調整される可能性があります。
積層構造命名規則
最終更新日: Sept 9, 2025
再びお越しいただき誠にありがとうございます。ご用件はありますか?